./第5章總線及其形成微處理器的外部結(jié)構(gòu)表現(xiàn)為數(shù)量有限的輸入輸出引腳,它們構(gòu)成了微處理器級總線。微處理器級總線經(jīng)過形成電路之后形成了系統(tǒng)級總線。簡述總線的定義及在計算機系統(tǒng)中采用標準化總線的優(yōu)點。答：總線是計算機系統(tǒng)中模塊〔或子系統(tǒng)之間傳輸數(shù)據(jù)、地址和控制信號的公共通道,它是一組公用導線,是計算機系統(tǒng)的重要組成部分。采用標準化總線的優(yōu)點是：簡化軟、硬件設(shè)計。簡化系統(tǒng)結(jié)構(gòu)。易于系統(tǒng)擴展。便于系統(tǒng)更新。便于調(diào)試和維修。在微型計算機應用系統(tǒng)中,按功能層次可以把總線分成哪幾類。答：在微型計算機應用系統(tǒng)中,按功能層次可以把總線分成：片內(nèi)總線、元件級總線、系統(tǒng)總線和通信總線。簡述RESET信號的有效形式和系統(tǒng)復位后的啟動地址。答：RESET為系統(tǒng)復位信號,高電平有效,其有效信號至少要保持四個時鐘周期,且復位信號上升沿要與CLK下降沿同步。系統(tǒng)復位后的啟動地址為0FFFF0H。即：〔CS=0FFFFH,〔IP=0000H。8086CPU的信號在訪問存儲器時為高電平,訪問I/O端口時為低電平。在8086系統(tǒng)總線結(jié)構(gòu)中,為什么要有地址鎖存器？答：8086CPU有20條地址線和16條數(shù)據(jù)線,為了減少引腳,采用了分時復用,共占了20條引腳。這20條引腳在總線周期的T1狀態(tài)輸出地址。為了使地址信息在總線周期的其他T狀態(tài)仍保持有效,總線控制邏輯必須有一個地址鎖存器,把T1狀態(tài)輸出的20位地址信息進行鎖存。根據(jù)傳送信息的種類不同,系統(tǒng)總線分為數(shù)據(jù)總線、地址總線和控制總線。三態(tài)邏輯電路輸出信號的三個狀態(tài)是高電平、低電平和高阻態(tài)。在8086的基本讀總線周期中,在狀態(tài)開始輸出有效的ALE信號；在狀態(tài)開始輸出低電平的信號,相應的為__低__電平,為__低__電平；引腳AD15~AD0上在狀態(tài)期間給出地址信息,在狀態(tài)完成數(shù)據(jù)的讀入。利用常用芯片74LS373構(gòu)成8086系統(tǒng)的地址總線,74LS245作為總線收發(fā)器構(gòu)成數(shù)據(jù)總線,畫出8086最小方式系統(tǒng)總線形成電路。答：8086最小方式系統(tǒng)總線形成電路如圖5.1所示。圖5.18086最小方式系統(tǒng)總線形成電路微機中的控制總線提供H。數(shù)據(jù)信號流；存儲器和I/O設(shè)備的地址碼；所有存儲器和I/O設(shè)備的時序信號；所有存儲器和I/O設(shè)備的控制信號；來自存儲器和I/O設(shè)備的響應信號；上述各項；上述C,D兩項；上述C,D和E三項。微機中讀寫控制信號的作用是E。決定數(shù)據(jù)總線上數(shù)據(jù)流的方向；控制存儲器操作讀/寫的類型；控制流入、流出存儲器信息的方向；控制流入、流出I/O端口信息的方向；以上所有。8086CPU工作在最大方式,引腳應接__地__。RESET信號在至少保持4個時鐘周期的高電平時才有效,該信號結(jié)束后,CPU內(nèi)部的CS為0FFFFH,IP為0000H,程序從0FFFF0H地址開始執(zhí)行。在構(gòu)成8086最小系統(tǒng)總線時,地址鎖存器74LS373的選通信號G應接CPU的ALE信號,輸出允許端應接地；數(shù)據(jù)收發(fā)器74LS245的方向控制端DIR應接信號,輸出允許端應接信號。8086CPU在讀寫一個字節(jié)時,只需要使用16條數(shù)據(jù)線中的8條,在一個總線周期內(nèi)完成；在讀寫一個字時,自然要用到16條數(shù)據(jù)線,當字的存儲對準時,可在一個總線周期內(nèi)完成；當字的存儲為未對準時,則要在兩個總線周期內(nèi)完成。CPU在狀態(tài)開始檢查READY信號,__高_電平時有效,說明存儲器或I/O端口準備就緒,下一個時鐘周期可進行數(shù)據(jù)的讀寫；否則,CPU可自動插入一個或幾個等待周期〔TW,以延長總線周期,從而保證快速的CPU與慢速的存儲器或I/O端口之間協(xié)調(diào)地進行數(shù)據(jù)傳送。8086最大系統(tǒng)的系統(tǒng)總線結(jié)構(gòu)較最小系統(tǒng)的系統(tǒng)總線結(jié)構(gòu)多一個芯片8288總線控制器_。微機在執(zhí)行指令MOV[DI],AL時,將送出的有效信號有BC。A．RESETB.高電平的信號C.D.設(shè)指令MOVAX,DATA已被取到CPU的指令隊列中準備執(zhí)行,并假定DATA為偶地址,試畫出下列情況該指令執(zhí)行的總線時序圖:〔1沒有等待的8086最小方式;〔2有一個等待周期的8086最小方式。答：〔1沒有等待的8086最小方式時序如圖5.2所示。圖5.2沒有等待的8086最小方式時序〔2有一個等待周期的8086最小方式時序圖如圖5.3所示。圖5.3有一個等待周期的8086最小方式時序圖上題中如果指令分別為：MOVDATA+1,AXMOVDATA+1,ALOUTDX,AX〔DX的內(nèi)容為偶數(shù)INAL,0F5H重做上題〔1。答：〔1因為DATA為偶地址,則DATA+1為奇地址。故要完成本條指令,需要兩個總線周期。時序圖如圖5.4所示。圖5.4執(zhí)行MOVDATA+1,AX指令的時序參考圖DATA+1雖然為奇地址,但是AL為八位存儲器,故本條指令需用一個總線周期,時序圖如圖5.5所示。圖5.5執(zhí)行MOVDATA+1,AL指令的時序參考圖執(zhí)行OUTDX,AX〔DX的內(nèi)容為偶數(shù)指令的時序圖如圖5.6所示。圖5.6執(zhí)行OUTDX,AX指令的時序參考圖執(zhí)行INAL,0F5H指令的時序圖如圖5.7所示。圖5.7執(zhí)行INAL,0F5H指令的時序參考圖8086最小方式下,讀總線周期和寫總線周期相同之處是：在狀態(tài)開始使A