第7章半導體存儲器半導體存儲器是一種由半導體器件構成的能夠存儲數據、運算結果、操作指令的邏輯部件。主要用于計算機的內存儲器。本章對其特點、分類、技術指標予以簡單介紹，并介紹基本存儲單元的組成原理，集成半導體存儲器的工作原理及功能。本章重點要求掌握各類存儲器的特點、存儲器容量擴展和用存儲器實現組合電路。7.1概述⒈半導體存儲器的特點及分類按制造工藝的不同可把存儲器分成TTL型和MOS型存儲器兩大類。TTL型速度快，常用作計算機的高速緩沖存儲器。MOS型具有工藝簡單、集成度高、功耗低、成本低等特點，常用作計算機的大容量內存儲器。7.1概述⒈半導體存儲器的特點及分類按存儲二值信號的原理不同存儲器分為靜態存儲器和動態存儲器兩種。靜態存儲器是以觸發器為基本單元來存儲0和1的，在不失電的情況下，觸發器狀態不會改變；動態存儲器是用電容存儲電荷的效應來存儲二值信號的。電容漏電會導致信息丟失，因此要求定時對電容進行充電或放電。按工作特點不同半導體存儲器分成只讀存儲器、隨機存取存儲器和順序存取存儲器。7.1概述⒉半導體存儲器的技術指標存取容量：表示存儲器存放二進制信息的多少。二值信息以字的形式出現。一個字包含若干位。一個字的位數稱做字長。通常，用存儲器的存儲單元個數表示存儲器的存儲容量，即存儲容量表示存儲器存放二進制信息的多少。存儲容量應表示為字數乘以位數。選中哪些存儲單元，由地址譯碼器的輸出來決定。即由地址碼來決定。地址碼的位數n與字數之間存在2n=字數的關系。如果某存儲器有10個地址輸入端，那它就能存210=1024個字。7.1概述⒉半導體存儲器的技術指標存取周期：存儲器的性能取決于存儲器的存取速率。存儲器的存取速度用存取周期或讀寫周期來表征。把連續兩次讀（寫）操作間隔的最短時間稱為存取周期。7.2只讀存儲器半導體只讀存儲器(Read-onlyMemory，ROM)是只能讀不能寫的存儲器。只讀存儲器是一種組合電路，當信息被加工時或被編程時，認為信息是存儲在ROM中。其特點是電路結構簡單，電路形式和規格比較統一，在操作過程中只能讀出信息不能寫入。通常用其存放固定的數據和程序，如計算機系統的引導程序、監控程序、函數表、字符等。只讀存儲器為非易失性存儲器(nonvolatilememory)，去掉電源，所存信息不會丟失。7.2只讀存儲器ROM可分為:掩膜只讀存儲器（MaskReadOnlyMemory，簡稱MROM）可編程只讀存儲器(ProgrammableReadOnlyMemory，簡稱PROM)紫外線可擦除可編程只讀存儲器(ErasableProgrammableReadOnlyMemory，簡稱EPROM)電擦除可編程只讀存儲器（ElectricallyErasableProgrammableReadOnlyMemory，簡稱EEPROM）Flash存儲器(也稱快閃存儲器)7.2只讀存儲器半導體只讀存儲器是具有n個輸入b個輸出的組合邏輯電路。地址輸入Addressinput數據輸出DataoutputCS片選控制線7.2只讀存儲器只讀存儲器存儲了一個n輸入b輸出的組合邏輯功能的真值表。2輸入4輸出組合邏輯功能表

地址

內容A1

A0D3D2D1D0000110110101101101011100可以將其存儲在22×4的只讀存儲器中掩模只讀存儲器掩模只讀存儲器是采用掩模工藝制作的，其中的存儲內容是已經由制造商按照用戶的要求進行了專門設計。因此，掩模ROM在出廠時內部存儲的數據就已經固化好了。掩模ROM的存儲數據可永久保存，在批量生產時成本最低。適用于存放固定不變的程序或數據。掩模只讀存儲器掩模ROM由地址譯碼器、存儲矩陣、輸出和控制電路組成，如圖7-1所示。地址譯碼器地址輸入W0……WN-1存儲矩陣

N×M輸出及控制電路D0DM-1……數據輸出圖7-1ROM結構圖掩模只讀存儲器掩模ROM圖7-2NMOS固定ROMD2存儲矩陣輸出電路字線位線A0A1W0W1W2W3+VDDD3D1D0D3’D2’D1’D0’地址譯碼D3D2D1D0W3W2W1W0掩模只讀存儲器圖7-3是ROM的點陣圖。D3D2D1D0W3W2W1W0表6-1ROM中的信息表

地址

內容A1

A0D3D2D1D0000110110101101101011100存儲矩陣的輸出和輸入是或的關系，這種存儲矩陣是或矩陣。地址譯碼器的輸出和輸入是與的關系，因此ROM是一個多輸入變量（地址）和多輸出變量（數據）的與或邏輯陣列。位線與字線之間邏輯關系為：

D0=W0+W1

D1=W1+W3D2=W0+W2+W3D3=W1+W37.2.2可編程只讀存儲器(PROM)PROM的存儲內容可以由使用者編制寫入，但只能寫入一次，一經寫入就不能再更改。PROM和ROM的區別在于ROM由廠家編程，而PROM由用戶編程。出廠時PROM的內容全是1或全是0，使用時，用戶可以根據需要編好代碼，寫入PROM中。7.2.2可編程只讀存儲器(PROM)圖7-4為一種PROM的結構圖，存儲矩陣的存儲單元由雙極型三極管和熔斷絲組成。7.2.2可編程只讀存儲器(PROM)這種電路存儲內容全部為0。如果想使某單元改寫為1，需要使熔斷絲通過大電流，使它燒斷。一經燒斷，再不能恢復。7.2.3可擦可編程只讀存儲器PROM只能寫一次的原因是熔絲斷了，不能再接通。EPROM的存儲內容可以改變，但EPROM所存內容的擦除或改寫，需要專門的擦抹器和編程器實現。在工作時，也只能讀出。7.2.3可擦可編程只讀存儲器可擦除可編程存儲器又可以分為：光可擦除可編程存儲器UVEPROM(Ultra-VioletErasableProgrammableRead-OnlyMemory)7.2.3可擦可編程只讀存儲器可擦除可編程存儲器又可以分為：電可擦除可編程存儲器E2PROM(ElectricalErasableProgrammableRead-OnlyMemory)快閃存儲器(FlashMemory)等。快閃存儲器以其高集成度、大容量、低成本和使用方便等優點得到廣泛應用。例如在一些較新的計算機主板上采用FlashROMBIOS，會使得BIOS升級變得非常方便。7.3隨機存取存儲器隨機存取存儲器RAM(RandomAccessMemory)可隨時從任一指定地址存入(寫入)或取出(讀出)信息。在計算機中，RAM用作內存儲器和高速緩沖存儲器。RAM分為靜態SRAM和動態DRAM；靜態RAM又分為雙極型和MOS型。7.3隨機存取存儲器靜態RAM(StaticRAM，SRAM)一旦將1個字寫入某個存儲位置中，只要不斷電，其存儲內容保持不變，除非該存儲位置被重新寫入信息。動態RAM(DynamicRAM，DRAM)，必須對存儲的數據進行讀出和重寫操作來周期地刷新，否則存儲器中的數據將會消失。7.3隨機存取存儲器大多數RAM在斷電后，所存儲的數據會消失，是易失性存儲器(volatilememory)。一些RAM在斷電后仍能保持存儲的數據不變，如老式的磁芯存儲器和現代的CMOS靜態RAM。CMOS靜態RAM含有一個壽命為10年的鋰電池。近年來，出現了非易失性鐵電RAM(ferroelectricRAM)，這些器件將磁元件和電元件組合在單個IC芯片上，斷電后，保持狀態不變。7.3.1靜態RAMRAM具有地址輸入、控制輸入、數據輸出和數據輸入。地址輸入數據輸入控制輸入數據輸出Chip-select(CS)inputOutput-enable(OE)inputWrite-enable(WE)7.3.1靜態RAM靜態RAM中存儲單元的工作原理與D鎖存器類似，不同于邊沿式D觸發器。即無論什么時候選中WE輸入，所選存儲單元的鎖存器總是打開的或是透明的，輸入數據流入或通過鎖存器。所存儲的實際值是在鎖存器關閉時存在的值。7.3.1靜態RAM靜態RAM通常只具有兩種已定義存儲操作：讀當CS和OE有效時，地址呈現在地址輸入端上，所選存儲位置上的鎖存器輸出被傳遞到DOUT。寫地址呈現在地址輸入端，數據字呈現在DIN上，接著CS和WE有效；所選存儲位置上的鎖存器被打開，輸入字被存儲。7.3.1靜態RAM靜態RAM的內部結構靜態RAM中的每一位存儲單元具有圖示電路相同功能。SRAM單元被組合成帶有附加控制邏輯的陣列中，形成完整的靜態RAM。7.3.1靜態RAM靜態RAM的內部結構7.3.1靜態RAMSRAM的常見應用在小的微處理機系統中做數據存儲，通常是在“嵌入式”應用中，如、烤爐、電子減振器等。通用計算機中常用DRAM。超快速SRAM通常在高性能計算機的“高速緩沖”存儲器中存儲常用指令和數據7.3.2動態RAMSRAM中最基本的存儲器單元是D鎖存器，在分立設計中需要4個門電路，在定制設計的SRAMLSI芯片中，需要4-6個晶體管實現。為了構建具有較高密度的RAM，芯片設計者發明了每位只用一個晶體管的存儲器單元。7.3.2動態RAMDRAM存儲單元僅用一個晶體管構建一個雙穩元件是不可能的。動態RAM(dynamicRAM，DRAM)中的存儲器單元是在微小的電容器上存儲信息，并通過一個MOS管來存取這些信息。寫入信息時，字線為高電平，T導通，對電容CS充電，相當于寫入1信息。讀出信息時，字線仍為高，T導通，對CB充電，讀出電壓VR為7.3.2動態RAMDRAM存儲單元因為CB>>CS，所以讀出電壓比VS小很多，而每讀一次，CS上電荷要少很多，造成破壞性讀出，因而數據在讀之后必須重新寫入原來的單元。通過讀出放大器(senseamplifier)能檢測到這一微小變化，并將其恢復成相應的0或1。注意，讀一個單元會破壞存儲在電容器上的原始電壓，因而數據在讀之后必須重新寫入原來的單元。7.3.2集成RAM簡介圖7-14是Intel公司1k×4的CMOS型靜態RAM2114的結構圖。行地址譯碼器64×64

存儲矩陣I/O電路列地址譯碼器………………讀寫控制A6A7A8A9A0A1A2A3A4A5X0X63B0B63Y0Y15CS’R/W’D0D1D2D37.3.2集成RAM簡介如圖為CMOS型2k×8的靜態RAM6116外引腳排列圖。7.3.2集成RAM簡介如圖為CMOS型8k×8的靜態RAM6264外引腳排列圖。7.3.2集成RAM簡介圖7-21是單管DRAM2116（16KX1）芯片的結構圖。它共有16個引腳，其中A0~A6為地址輸入線；而2116的容量為16K，需要14條地址線，為此2116采用了地址線分時復用技術，14位地址碼分行、列兩部分，分兩次由7條地址線與芯片相連。7.4存儲器容量的擴展RAM的種類很多，存儲容量有大有小。當一片RAM不能滿足存儲容量需要時，就需要將若干片RAM組合起來，構成滿足存儲容量要求的存儲器。RAM的擴展分為位擴展和字擴展兩種。7.4存儲器容量的擴展⑴位擴展字數滿足要求，而位數不夠時，應采用位擴展。實現位擴展的原則是：①多個單片RAM的I/O端并行輸出。②多個RAM的CS接到一起，作為RAM的片選端（同時被選中）；③地址端對應接到一起，作為RAM的地址輸入端。④多個單片RAM的R/W端接到一起，作為RAM的讀/寫控制端（讀/寫控制端只能有一個）；7.4存儲器容量的擴展⑴位擴展圖6-15RAM位擴展接線圖CSR/WA0A1A7I/O1I/O2I/O3I/O4CS256×1位RAM(1)A0A1…A7R/W’CS’256×1位RAM(2)A0A1…A7R/W’CS’256×1位RAM(3)A0A1…A7R/W’256×1位RAM(4)A0A1…A7R/W’CS’7.4存儲器容量的擴展⑵字擴展在RAM的數據位的位數足夠，而字數達不到要求時，需要進行字擴展。字數增加，地址線數相應增加。如256×8位RAM的地址線數為8條，而1024×8位RAM的地址線數為10條。7.4存儲器容量的擴展實現字擴展的原則是：①多個單片RAM的I/O端并接，作為RAM的I/O端②多片構成字擴展之后，每次訪問只能選中一片，選中哪一片，由字擴展后多出的地址線決定。多出的地址線經輸出低有效的譯碼器譯碼，接至各片RAM的CS端；③地址端對應接到一起，作為低位地址輸入端。④R/W端接到一起作為RAM的讀/寫控制端（讀寫控制端只能有一個）；7.4存儲器容量的擴展字擴展R/WA0A1A7256×8位RAM(1)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(2)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(3)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(4)A0A1…A7R/WCSI/O1I/O8I/O4A8A9F0F1F2F32線-4線譯碼器習題設一片RAM芯片的字數為n，位數為d，擴展后的數字為N，位數為D，求需要的片數x的公式。解：一片RAM的字數為n，位數為d；擴展后的字數為N，位數為D，需要的片數x為：習題試用ROM設計一個能實現函數y=x2的運算表電路，x的取值范圍為0~15的正整數。解：因為自變量x的取值范圍為0~15的正整數，所以應用4位二進制正整數，用B=B3B2B1B0表示，而y的最大值是225，可用8位二進制數Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根據y=x2的關系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0與B3、B2、B1、B0之間關系如表所示。習題試用ROM設計一個能實現函數y=x2的運算表電路，x的取值范圍為0~15的正整數。解：因為自變量x的取值范圍為0~15的正整數，所以應用4位二進制正整數，用B=B3B2B1B0表示，而y的最大值是225，可用8位二進制數Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根據y=x2的關系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0與B3、B2、B1、B0之間關系如表所示。0149162536496481100121144169196225十進制數注00000000000000010000010000001001000100000001100100100100001100010100000001010001011001000111100110010000101010011100010011100001Y7