Cadence

IC設計仿真工具使用Page

12021年6月27日寧志華專用集成電路技術部2013-12-17OutlinePage

22021年6月27日Cadence軟件簡介Device

CheckingMonte

Carlo

AnalysisStability

AnalysisPost

SimulationCadence公司簡介鏗騰電子科技有限公司（Cadence

Design

Systems,

Inc；NASDAQ：CDNS）是一個專門從事電子設計自動化（EDA）的軟件公司，由SDASystems和ECAD兩家公司于1988

年兼并而成。是全球最大的電子設計技術

(Electronic

Design

Technologies)、程序方案服務和設計服務供應商。產品涵蓋了電子設計的整個流程，包括系統級設計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設計，全定制集成電路設計，IC物理驗證，PCB設計和硬件仿真建模等。其總部位于美國加州圣何塞（SanJose），在全球各地設有銷售辦事處、設計及研發中心。Page

32021年6月27日Cadence產品簡介系統設計與行為驗證IC設計封裝設計PCB設計主要產品覆蓋Page

42021年6月27日Cadence

icfb工作環境Page

52021年6月27日IC設計流程Page

62021年6月27日Spectre仿真器內容Page

72021年6月27日OutlinePage

82021年6月27日Cadence軟件簡介Device

CheckingMonte

Carlo

AnalysisStability

AnalysisPost

SimulationDevice

checkingSimulation-device

checkingPage

92021年6月27日Device

checking跳出窗口，填寫約束參數Page

102021年6月27日Device

checking仿真，查看器件信息Page

112021年6月27日OutlinePage

122021年6月27日Cadence軟件簡介Device

CheckingMonte

Carlo

AnalysisStability

AnalysisPost

SimulationMonte

Carlo-賭博之國歐洲地中海之濱、法國的東南方，有一個版圖很小的國家摩納哥公國，世人稱之為

“賭博之國”、“袖珍之國”、“郵票小國”。Page

132021年6月27日Monte

Carlo

Analysis工作原理Page

142021年6月27日Monte

Carlo

modelPage

152021年6月27日Monte

Carlo

AnalysisTools-Monte

Carlo

AnalysisPage

162021年6月27日Monte

Carlo

AnalysisPage

172021年6月27日Monte

Carlo

Analysis

-

BandgapPage

182021年6月27日OutlinePage

192021年6月27日Cadence軟件簡介Device

CheckingMonte

Carlo

AnalysisStability

AnalysisPost

SimulationStability

AnalysisAnalysis

–

Choose…Page

202021年6月27日Stability

AnalysisResults-DirectPlot

–

Main

FormPage

212021年6月27日Results–

Print

–

StabilitySummaryOutlinePage

222021年6月27日Cadence軟件簡介Device

CheckingMonte

Carlo

AnalysisStability

AnalysisPost

SimulationPost

Simulation

FlowPage

232021年6月27日Assura

CommandsPage

242021年6月27日Assura

LVS左圖圖是LVS界面，第一個圈是輸出的目錄。最好不要設置在’.’通過下拉菜單可以選擇使用的LVS規則文件，由于有多于一個規則文件，所以一般不要手動指定規則文件。點擊OK開始檢測檢測完成后也有相應的工具進行版圖的debugRun

RCXLVS通過之后，選擇

AssuraRun

RCX按下頁所示設置。RCX的設置按左圖所示設置后，

選擇OK。出現了RCXProgress

form,點擊

watch

log

file,

觀察

RCX的過程。RCX結束后，會出現對話框表明已成功完成。RC提取的其他設置Full

chip

allnets:提取每個結點的電容和電阻。Full

chip

selected

nets:提取選中結點的電容電阻和其他結點的電容。Selected

nets

proper:提取選中結點的電容電阻，其他結點的不提取。Selected

paths:提取該支路上的電容電阻Excluded

nets:除去某些特殊結點在進行RCX時，有上圖中所示幾種模式。控制RCX的精度Max

fracture

length

可以限制為1

squares.Cap

extraction

Mode

可以更改。decouple:提取出的電容只是對地電容

couple:提取出的電容包括對地電容和對相鄰結點的電容Hierarchy-Editor

-

module2021年6月27日Page

30File–

New-

Cellview在layout對應的模塊里建立Config文件打開建立的config文檔，可以出現如上對話框，可以選擇將兩個全部打開。Hierarchy-Editor

-

module跳出如左圖

所示對話框，選擇UseTemplate,跳出最前面的

對話框，按

左圖所示完

成設置。保存，退出。Hierarchy-Editor

-

module將View的名字改為av_extracted在View

List的末尾添加av_extractedHierarchy-Editor

-

moduleHierarchy-Editor

-

testbench為了方便測試我們可以將所要后仿真的模塊做成symbol，另建一個schematc文件調用該模塊。后仿的步驟與前面相同，RCX在該模塊的版圖上進行，對top模塊建立config文件時的設置略有不同。如上圖。使用top模塊的優點是方便在前仿和后仿中切換。Hierarchy-Editor

-