PAGEPAGE13原文：ThisdesigntakeatMCS-51monolithicintegratedcircuitasthecorefullusehardwaresourcedesign'sonekindoffrequencymeter,thisfrequencymeterwillbemeasuredfirstthatsignalenlargementreshapingprocessing,turnssatisfiesTTL/whichthemonolithicintegratedcircuitI/OmouthacceptstheCMOScompatiblesignalfrommonolithicintegratedcircuit'sT1inputportinputdirectsummationpulsenumber,themonolithicintegratedcircuitinteriortimerfixedtimeis1S,bynowaccumulatedthepulsenumbernamelyforismeasuredthesignalthefrequency.Finallypassesthroughmonolithicintegratedcircuitprocessingtodelivertothelcdliquidcrystaldisplaymonitordemonstration.CentralProcessingUnitDesignsTheCPUisthekeycomponentofadigitalcomputer.Itspurposeistodecodeinstructionreceivedfrommemoryandperformtransfers,arithmetic,logic,andcontroloperationswithdatastoredininternalregisters,memory,orI/Ointerfaceunits.Externally,theCPUprovidesoneormorebusesfortransferringinstructions,data,andcontrolinformationtoandfromcomponentsconnectedtoit.Inthegenericcomputeratthebeginningofchapter1,theCPUisapartoftheprocessorandisheavilyshaded.CPUs,however,mayalsoappearincomputers.Small,relativelysimplecomputerscalledmicrocontrollersareusedincomputersandinotherdigitalsystemstoperformlimitedorspecializedtasks.Forexample,amicrocontrollerispresentinthekeyboardandinthemonitorinthegenericcomputer;thus,thesecomponentsarealsoshaded.Insuchmicrocontrollers,theCPUmaybequitedifferentfromthosediscussedinthischapter.Thewordlengthsmaybeshort(say,fouroreightbits),thenumberofregisterssmall,andtheinstructionsetslimited.Performance,relativelyspeaking,ispoor,butadequateforthetask.Mostimportant,thecostofthesemicrocontrollersisverylow,makingtheirusecosteffective.Inthefollowingpages,weconsidertwocomputerCPUs,oneforacomplexinstructionsetcomputer(CISC)andtheotherforareducedinstructionsetcomputer(RISC).Afteradetailedexaminationofthedesigns,wecomparetheperformanceofthetwoCPUsandpresentabriefoverviewofsomemethodsusedtoenhancethatperformance.Finally,werelatethedesignideasdiscussedtogeneraldigitalsystemdesign.ThecomplexinstructionsetcomputerThefirstdesignwepresentisforacomplexinstructionsetcomputerwithanon-pipelineddatapathandmicroprogrammedcontrolunit.Webeginbydescribingtheinstructionsetarchitecture,includingtheCPUregisterset,instructionformats,andaddressingmodes.TheCISCnatureoftheinstructionsetarchitectureisdemonstratedbyitsmemory-to-memoryaccessfordatamanipulationinstructions,eightaddressingmodes,twoinstructionformatlengths,andinstructionsthatrequiresignificantsequencesofoperationsfortheirexecution.WedesignadatapathforimplementingtheCISCarchitecture.ThedatapathisbasedontheoneinitiallydescribedinSection7-9andincorporatedintoaCPUinsection8-10.modificationsaremadetotheregisterfile,thefunctionunit,andthebusestosupportthepresentinstructionsetarchitecture.Oncethedatapathhasbeenspecified,acontrolunitisdesignedtocompletetheimplementationoftheinstructionsetarchitecture.Thedesignofthecontrolunitmustinvolveacoordinateddefinitionofboththehardwareorganizationandthemicroprogramorganization.Inparticular,dividingthemicroprogramintomicroroutines,whileatthesametimedesigningthesequencerwithwhichtheyinteract,isakeypartofthedesign.Eventheinstructionfieldsandopposedaretiedtothiscoordinatedeffort.Followingthedefinitionofthehardwareandmicrocodeorganizations,wedetailessentialpartsofthemicrocodeandthemicroroutinesforrepresentativeoperations.InstructionsetarchitectureFigure10-1showstheCISCregistersetaccessibletotheprogrammer.Allregistershave16bits.Theregisterfilehaseightregisters,R0thoughR7.R0isaspecialregisterthatalwayssuppliesthevaluezerowhenitisusedasasourceanddiscardstheresultwhenitisusedasadestination.Inadditionaltotheregisterfile,thereisaprogramcounterPCandstackpointerSP.Thepresenceofastackpointerindicatesthatamemorystackisapartofthearchitecture.thefinalregisteristheprocessorstatusregisterPSR,whichcontainsinformationonlyinitsrightmostthefivebits;theremainderoftheregisterisassumedtocontainzero.ThePSRcontainsthefourstoredstatusbitvaluesZ,N,C,andVinpositions3through0,respectively.Inadditional,astoredinterruptenablebitEIappearsinposition4.Table10-1containsthe42operationsperformedbytheinstructions.Eachoperationhasamnemonicandacarefullyselectedoppose.Theoperationsaredividedintofourgroupsbasedonthenumberofexplicitoperandsandwhethertheoperationisbranch.Inaddition,thestatusbitsaffectedbytheoperationarelisted.Figure10-2givestheinstructionformatsfortheCPU.Thegenericinstructionformathasfivefields.Thefirst,OPCODE,specifiesoftheoperation.Thenexttwo,MODEandS,areusedtodeterminetheaddressesoftheoperands.Thelasttwofields,SRCandDST,arethe3-bitsourceregisteranddestinationregisteraddressfields,respectively.Inaddition,thereisanoptionalsecondwordWthatappearswithsomeinstructionsasanoperandoranaddress,butnotwithothers.ThefirsttwobitsofOPCODE,IR(15:14),determinethenumberofexplicitoperandsandhowthefieldsoftheformatareused.Whenthesebitsare00,eithernooperandisrequiredorthelocationoftheoperandisimpliedbyOPCODE.OnlytheOPCODEfieldisneeded,asshowninfigure2(b).thefourrightmostOPCODEbitscanspecifyupto16operandsorwithimpliedoperandaddresses.IfIR(15:14)is01,theinstructionhasoneoperandandisadatatransferordatamanipulationinstruction.Sincethereisanoperand,theMODEfieldspecifiestheaddressingmodeforobtainingit.ThesingleaddressmayinvolvetheDSTregisteraddressinitsformation,sotheDSTfieldisalsopresent.TheSfieldandSRCfieldrelatetothepresenceoftwooperandsandsoarenotusedforthetypicalsingleoperandinstructions.but,theshiftinstructionsrequireashiftamounttoindicatehowmanybitstoshift.Formaximumflexibility,thisshiftamountistreatedjustlikeasourceoperand.Asaconsequence,theSHAandSfieldsisafull16-bitoperand,butonlyvalues0through15aremeaningful.TherearesufficientOPCODEbitsfor16instructionswithasingleoperand.Table10-2givestheaddressingmodesspecifiedbytheMODEfield.ThefirsttwobitsofMODEspecifyfourdifferenttypesofaddressing:register,immediate,indexed,andrelativetothePC.ThethirdbitofMODEspecifieswhethertheaddressgeneratedbythesemodesisusedasanindirectaddress.Theoneexceptiontothisisdirectaddressing,whichisobtainedbyapplyingindirectiontotheimmediatetype.Otherwise,ifthethirdbitequals0,indirectaddressingdoesnotapplywhereas,ifitequals1,indirectaddressingdoesapply.Fortheregistertypeofinstruction,MONE(2:1)=00andtheWwordisnotneeded.Sincetheoperandoraddresscomesfromaregister.Thethirdcolumnofthetableprovidesregistertransferstatementsforeachoftheaddressingmodesfortheone-operandinstructions.IfIR(15:14)isequalto10,thentheinstructionhastwoaddressesusedfortrueoperands.Allfieldsofthegenericinstruction,includingSandSRC,areusedforthiscaseforallinstructions.oneofaddresses,eitherthesourceorthedestination,usestheaddressingmodes.IfS=0,thenthesourceusestheaddressingmodespecifiedbyMODE,andthesourceisaregister.IfS=1,thenthedestinationusestheaddressingmode,andthesourceisaregister.RegistertransferdescriptionsoftheresultingaddressesaregiveninthefourthandfifthcolumnsofTable2.Again,dependingonthecontentsoftheMODEfield,thesecondinstructionwordW,whichisanaddressoranimmediateoperand,mayormaynotbepresent.InstructionswithIR(15:14)=11arebranches.AsideformtheSfieldandtheSHAfieldforshifts,theformatisthesameasforIR(15:14)=01.Forallinstructionsofthistype,thedestinationaddress(nottheoperand)becomesthenewaddressplacedintheprogramcounterPC.Asaconsequence,theregistermodeisinvalidforbranchinstructions.Beforeproceedingtothenextstep,whichdefinesthedatapathtosupporttheinstructionsetarchitecture,wewillbrieflynotethecharacteristicsofthearchitecturethatdefineitasCISCorRISC.MostoftheoperationsgiveninChapter9areincludedintheinstructionset.Anumberofoperationsthatdonotappearareredundant.Thesameactionscanbeachievedbyusingproperaddressingmodeswithinstructionsthatdoappear.Forexample,LD,ST,IN,andOUTcanallbeachievedbyusingMOVEinstructionsinamemory-mappedstructure.Bylookingattheformatsfortheinstructions,wefindthatmostoftheinstructionscanoperatedirectlyonoperatedirectlyonoperandsfrommemory.Thereareeightaddressingmodesandtwodifferentlengthsofinstructionformats.Inaddition,someoftheinstructionsperformcomplexoperationswhichcanbeviewedasoperationsthatarelikelytotakemorethanoneclockcyclefortheexecutionstep.ThesecharacteristicsclearlyidentifythisasaCISCarchitecture.DatapathorganizationRatherthanbeginningfromscratch,wewillreusethenon-pipelineddatapathemployedwiththemicroprogrammedcontrolinsection8-10,withmodifications.Thatdatapathwasshowninsection8-10,andthenew,modifieddatapathbasedonitisgiveninFigure10-6.wetreateachmodificationinturn,beginningwiththeregisterfile.Insection8-10,registerR8wasusedasatemporarystoragelocation.Inthenewmicroprogrammedarchitecture,therearecomplexinstructionsspanningmanyclockcyclesandperformingcomplicatedoperations.Thus,moretemporarystorageisneededforusebythemicroprograms.Tomeetthisneed,weexpandtheregisterfilefrom9registersto16.thefirst8registers,R0throughR7,arevisibletothecomputerprogrammer.Thesecond8registers,R8thoughR15,areusedastemporarystorageforthemicroprogramoperandsandarehiddenfromtheprogrammer.Figure10-3providesamapoftheexpandedregisterfilewiththetemporaryregistersshaded.Asindicatedpreviously,registerR0suppliestheconstant0.registersR1throughR7areavailabletotheprogrammerforuse,andregistersR8throughR15providegeneraltemporarystorageforusebymicroprograms,thelastfourregisters,R12thoughR15,havespecialuses:tokeepthemicrocodesimple,standardlocationsareessentialforstoringtheoperandsandaddressesusedbyexecutionmicrocodeformostinstructions.thus,R12isthelocationforthesourceaddress(SA),R13forthesourcedata(SD),R14forthedestinationaddress(DA),andR15forthedestinationdata(DD).Wecannotaccesstheeighttemporaryregistersbasedonthe3-bitregisteraddressavailableintheinstruction.Todealwiththisproblem,weprovide,first,4-bitregisteraddressfromthemicroinstruction,andsecond,amicroinstructionbittochoosebetweentheseaddressesandthosefromtheinstruction.Inaddition,theflexibilitytoallowtheregisteraddressedbyDSTtobeasourceandbySRCtobeadestinationisneededtopermitresultsofoperationstobeplaceddirectlyinmemory.Toaccomplishthesegoals,wemodifytheregisterfilebyaddingthelogicshowninFigure10-4(a).theinstructionsetarchitectureusestwoaddresses,oneforasourceaoperandandtheotherfortheothersourceaswellasthedestination.TheregisterfileusestheBaddressforasource,andtheAandDaddressesonthefileareconnectedtogether,givingthesameaddressfortheothersourceandthedestination.Althoughthisreductionfromthreetotwoaddressesisnotessentialatthemincroinstructionlevel,itdecreasethenumberofbitsneededforregisteraddressesinthemicroinstructionandmatchestheuseoftheregisterfieldsintheinstructionformats.Aquad2-to-1multiplexerisattachedtoeachofthetwoaddressinputstotheregisterfile,toselectbetweenanaddressfromthemicroinstructionandanaddressfromtheinstruction.Thereisa5-bitfieldinthemicroinstructionforthecombineddestinationandsourceaddressDSA,inadditiontoa5-bitfieldfortheBaddressSB.Thefirstbitofeachofthethesefieldsselectsbetweentheregisterfileaddressinthemicroinstruction(0)andtheregisterfileaddressintheinstruction(1).Ifaninstructionaddressisselected,whetheritisDSTorSRCisdeterminedbyanadditionalquad2-to-1multiplexer.ThismultiplexeriscontrolledbythesecondbitoftheDSAorSBfields,dependingonwhichofthemhas1inthefirstbitinanymicroinstruction,therebyensuringthatthepropersecondbitisusedtodeterminetheregisteraddress.A0isappendedtotheleftofthe3-bitfieldsDSTandSRCtocausethemtoaddressR0throughR7.theadditiontothefirstbit,whichselectstheaddresssource,theaddressesfromthemicroinstructioncontainfourbitssothatall16registerscanbereached.ThefinalchangetotheregisterfileistoreplacethestorageelementsforR0inthefilewithopencircuitsonthelinesthatweretheirinputsandwithconstantzerovalvesonthelinesthatweretheiroutputs.AsymbolfortheresultingregisterfileisshowinFigure10-4(b).Wefindthat,basedontheeightshiftinstructionsprovided,theshifterfromsection8-10,needstobemodified.Themodificationsinvolvetheendbitsoftheshiftlogic.Forlogicalshifts,a0isinserted,asbefore.Fortherightarithmeticshift,shesignbitistheincomingbit,andfortheleftarithmeticshift,0istheincomingbit.Rotatesrequirethatthebitfromtheoppositeendoftheshifterbefedaround.Finally,rotateswithcarryrequirethatthecarryflip-flopoutputbeprovideasaninputonbothendsoftheshifter.2.SummaryInthispaper．weexaminedtwoCPUdesigns:theCISCandRISC.TheCISCcontrolunitincludesastackpointerinadditiontotheprogramcounter．ControlmicroprogramsresideinROM．andacombinationofamulti．plexerandaROMprovidesfastinstructiondecoding．Thecontrolunitalsohasextensive{umpandconditionalbranchingcapabilities，includingonelevelofmicrosubroutines．Themicroprogramforthecontrolismodularizedtopermitmanymicrosubroutinestobesharedinimplementingthemicroprogramfortheinstructions．TheRISCcontrolunitispipelinedandhasspecialhardwareaddedtodealwithbranches.PipelinedCPUshavebothdataandcontrolhazardproblems．Weexaminedoneofeachtypeofhazard，aswellassoftwareandhardwaresolutionsforeach．AfterdiscussingCISCandRISCperformance，wetouchedonsomeadvancedconcepts,includingparallelexecutionunits,acombinationofmicroprogrammedcontrolwithapipeline，superpipelinedCPUs,superscalarCPUs，andpredictiveandspeculativetechniquesforhigh-performance．Finally,werelatedthedesigntechniquesinthispapertomoregeneraldigitalsystemdesign．原文翻譯：本設計以MCS-51單片機為核心充分利用硬件資源設計的一種頻率計，該頻率計首先將被測信號放大整形處理，變成滿足單片機I/O口接受的TTL/CMOS兼容信號從單片機的T1輸入口輸入直接累加脈沖數，將單片機內部定時器定時為1S，這時累加的脈沖數即為被測信號的頻率。最后經單片機處理送至lcd液晶顯示屏顯示中央處理器設計CPU(中央處理單元)是數字計算機的重要組成部分,其目的是對從內存中接收的指令進行譯碼，同時對存儲于內部寄存器、存儲器或輸入輸出接口單元的數據執行傳輸、算術運算、邏輯運算以及控制操作。在外部，CPU為轉換指令數據和控制信息提供一個或多個總線并從組件連接到它。在通用計算機開始的第一章，CPU作為處理器的一部分被屏蔽了。但是CPU有可能出現在很多電腦之間，小，相對簡單的所謂微控制器的計算機被用在電腦和其他數字化系統中，以執行限制或專門任務。例如，一個微控制器出現在普通電腦的鍵盤和檢測器中，但是這些組件也被屏蔽。在這種微控制器中，與我們在這一章中所討論的CPU可能十分不同。字長也許更短，（或者說4或8個字節），編制數量少，指令集有限。相對而言，性能差，但對完成任務來說足夠了。最重要的是它的微控制器的成本很低，符合成本效益。在接下去的幾頁里，我考慮的是兩個計算機的CPU，一個是一個復雜指令集計算機（CISC），另一個是精簡指令集計算機（RISC）。在詳細的設計檢查之后，我們比較了兩個CPU的性能，并提交了用來提高性能的一些方法的簡要概述。最后，我們討論了關于一般數字系統設計的設計思路。1．復雜指令集計算機我們提交的第一個設計就是為一個帶有非流水線數據路徑和微程序的控制單元的復雜指令集計算機而設計的。我們以介紹指令集構架為開端，它包括CPU的注冊設置，教學形式，和處理方式。復雜指令集計算機（CISC）的指令集構架的性質是通過它的內存到內存進行數據存取操作指示8個處理模式，兩長指令格式和指令集，來為它們的執行獲得重要的運行序列。我們為實施復雜指令集計算機（CISC）構架而設計一個數據路徑。這個數據路徑是基于最初描述的7-9節里，并納入了8-10節里的CPU中。對登記檔案，功能單元以及總線進行修改來支持現有的指令集構架。一旦數據路徑被明確，被設計的一個控制單元就去完成指令集構架的執行?？刂茊卧脑O計必須涉及硬件組織和微程序組織的一個協調的定義。特別是把微程序分成微線路，然而同時也設計了它們相互影響的音序器，這是設計的關鍵部分。即使是指令集領域和有聯系的同代碼的這種協調一致的努力。以下是硬件和微代碼組織的定義，我們詳細描述的是為運行代表的微型代碼個微型線路的基本部分。1.1指令集構架圖1顯示了程序員獲得的一套復雜指令集計算機（CISC）的寄存器。所有的注冊有16位。這個注冊文件有8個寄存器，從R0到R7。R0是一個寄存器，當它被作為目的來使用，作為來源和拋棄的結果來使用時她總是提供零價值。除了注冊文件，還有一個程序計數器pc和堆棧指針SP。堆棧指針的出現的情況表明內存堆棧是構架的一部分。最后登記的是處理器狀態寄存器PSR，它包括最右邊的五個位的信息；剩下的都被假定包含0.該處理器狀態寄存器包含四個存儲狀態位值Z,N,C,和V，他們分別位于0-3之間。另外，一個存儲中斷使得EI處在4的位置上。圖1包含了42個通過指令集進行的操作。每個操作都一個記憶和精心挑選的同位代碼。根據一些明確的操作和是否分開操作，將這些操作分成4組。另外，這些狀態位受到被列開的操作的影響。圖1圖2給出了CPU的指令格式。通用指令格式的有五個領域。首先，OPCODE是指定的操作。接下去的兩個是MODE和S，是被用來確定運算的地址。最后兩個領域是SRC和DST，分別是3位的來源登記和目的地登記領域。此外，還有一個可選的第二個字母W，隨著一些作為一個操作或一個地址的指示而出現的，而不是隨著其他出現的。圖2OPCODE的前兩位，IR（15：14），確定了一些明確的操作和格式領域的如何使用。當這些位是00時，要么是沒有被要求的操作要么是被OPCODE隱含的操作的位置。正如圖2(b)顯示的，只有OPCODE領域的是需要的。右邊的4個OPCODE位可以指定多達16個操作或帶有暗示的操作地址。如果IR是（15：14）是01，指令有一個操作，且是數據傳輸或數據操作指令。因為有了一個操作，MODE領域就會為獲得它而指定處理方式。單處理可能會涉及DST格式里的注冊地址，所以DST領域也會被引出。S領域和SRC領域涉及到兩個運算的同時出現，因此不被用于典型的單一的操作指示。但是，切換指令要求有一個切換數額來只是到底切換多少位。為獲得最大的靈活性，這個切換數額是只針對像來源運算一樣的的運算。因此，SAH領域和S領域是一個完整的16位運算，但它們的值只有0-15是有意義的。對帶有單一運算的16位指令來說有足夠的OPCODE位。圖2給出了指定通過MODE領域的處理方式。MODE的前兩位指定了4中不同的處理類型：注冊、立即、索引以及相關的程序計數器PC。MODE的第三位明確是否地址是通過這些被用作間接處理的模式而形成。一個例外就是直接處理，它是通過運用間接立即類型而獲得的。否則，如果第三位等于0的，間接處理就不適用，而如果等于1，間接處理就適用。對指令的注冊類型來說，MONE(2:1)=00和這個W字母是不需要的。因為運算或處理是來自注冊。表格的第三欄提供了注冊轉換為針對一個操作指令的每個處理模式的聲明。如果IR(15:14)等于10，然后有兩個地址被用來正確的指令。通用指令的所有領域，其中包括S和SRC，被用于為所有指令的案件。其中一個地址，無論是來源或目的地，都使用處理模式。如果S等于0，那么來源使用被MODE指定的處理模式，且來源是注冊的。如果S等于1那么目的地使用處理方式，且來源是注冊的。注冊轉換為處理結果的描述在在表2第四次和第五次欄已給出了。此外，根據MODE領域的內容，第二個指令字母W是一個地址或立即操作，有可能存在，也有可能不存在。帶有IR(15:14)=11的指令是分流的。對切換來說除了S領域和SHA領域，它的格式和IR(15:14)=01一樣的。對于這個類型的所有指令，目的地的地址（而不是操作）成為新的地址放置程序計數器PC里。因此，注冊模式對分支指令是無效的。在進行下一步之前，明確數據路徑來支持指令集構架，我們將簡要的說明構架的特征來界定是復雜指令集計算機（CISC）或是精簡指令集計算機（RISC）。在第9章里給出的大部分操作都被包括在指令集里。一些不會顯示的操作是多余的。同樣的動作可以通過使用帶有顯示指令的適當的處理模式來實現。例如，LD,ST,IN,和OUT都可以通過使用在內存映射結構里的MOVE指令來實現。通過查看指令的格式，我們發現大部分指令可以從來自內存的操作上進行直接操作。有8個處理模式和兩種不同長度的指令格式。此外，有些的指示執行復雜的行動可被視為很可能會超過一個時鐘周期執行的步驟的行動。這些特征明確指出這是一個復雜指令集計算機（CISC）的架構。1.2數據路徑組織不是從頭開始，我們將重新使用非流水線數據路徑被雇用在第8-10節里的微程序控制器，并進行修改。該數據路徑顯示在第8-10節，和新的數據路徑，是給出的圖10-6的基礎上進行修改的。我們對待每個反復修改的數據路徑，都是以注冊文件為開端的。在第8-10節里，注冊R8是被作為臨時的存儲位置。在新的微程序的架構，有復雜的指示要跨越許多時鐘周期和執行復雜的動作。因此，更多的臨時存儲需要通過微程序來使用。為了滿足這個需要，我們擴展了注冊文件從9登記到16.前8個登記，R0-R7，對計算機程序員來說是可見的。接下去的8個登記，R8-R15，是被用來作為微程序的臨時存儲，并從程序員那就被隱藏。圖3提供了一個帶有臨時登記屏蔽的擴展注冊文件的地圖。如前所述，編程R0提供的是一個常數0.編程R1到R7可提供給程序員使用，編程R8到R15提供通用的臨時存儲被微程序使用，最后4個編程，R12到R15具有特殊的用途：保持簡單的微型代碼，標準的位置對存儲的操作和被為大多數指令而執行的微代碼所使用的地址來說是必不可少的。因此，R12是源地址SA，R13是源數據SD,R14是目的地地址DA，R15是目的地數據DD。我們不能進入8個基于在指令集內可用3位登記地址的臨時登記冊。為了解決這個問題，首先，我們提供了來自微指令的4位注冊地址，其次，選擇來自這些地址和微指令集的指令之間的微指令位。此外，允許注冊地址的靈活性通過DST成為來源和通過SRC成為目的地，他們是需要操作結果的允可來直接存放在內存中。為了完成這個目標，我們通過增加圖4所示的邏輯來修改登記檔案。該指令集架構使用兩個地址，一個圖3是來源操作，一個是像目的地一樣的其他來源。該登記冊檔案使用B地址的來源，以及A和D處理的文件連接在一起，從而使其他來源和目的地使用同一個地址。雖然在微指令水平上的地址從3個減少到2個是沒必要的，但對在微指令中的注冊地址和指令格式中的匹配使用的登記領域的位的數量的減少還是必要的。一個四倍的2比1的多路復用器附屬在兩個地址一個一個的輸入到注冊文件中，在來自微指令的地址和指令的地址之間進行選擇。在微指令中有5位的空間是用來合并目的地和來源地址的DSA，再增加5位空間給B地址SB。每個領域的第一個位是在微指令（0）中的登記地址和指令（0）中的登記地址之間進行選擇的。如果一個指令地址被選定了，不管它是被增加的4倍2比1多功能器確定的DST還是SRC。這個多路復用器是被第二位的DST或是SRC控制的，取決于它們之間的一個在任何一個微指令中的第一位一個1，從而確保正確的第二位是用來確定注冊地址的。0被附加到DST和SRC的這個三位領域的左邊致使它們能狗處理RO到R7.加上其中選擇來源地址的第一位，是來自包括四個位的的微指令的地址以致所有的17個編程都能被達到。對注冊文檔最后的改變就是取代在帶有在線上他們輸入的開放的集成電路和帶有在線上他們輸出的不變的0值的文件中的存儲元素R0。登記檔案結果的一個特征顯示在圖10-4(b)中。2.綜述在這篇文章中，我們檢查了兩個CPU的設計：復雜指令集計算機（CISC）或是精簡指令集計算機（RISC）。復雜指令集計算機（CISC）控制單元包括一個堆棧指針除了程序計數器。控制微程序位于光盤ROM中，以及一個多路復用器的組合和一個光盤ROM提供快速的指令解碼。控制單元還具有廣泛的跳躍和有條件的分支能力，包括微型子路線的一個層次。關于控制的微程序被模塊化以致在執行關于指令的微程序中共享許多微型子路線。精簡指令集計算機（RISC）控制單元是流水線的，以及已添加專門的硬件去處理分支。流水線的CPU都有數據和控制風險問題能力。我們研究任何形式的風險，像軟件和硬件一頁提出每個解決方案。在討論了復雜指令集計算機（CISC）或是精簡指令集計算機（RISC）的性能之后，我們談到了一些先進的概念，包括并行執行單位，帶有流水線的微程序控制器組合，超流水線處理器，超標量處理器，以及高性能的預測和投機技術。最后，我們把本文中的設計技術和廣泛的數字系統設計聯系起來?；贑8051F單片機直流電動機反饋控制系統的設計與研究基于單片機的嵌入式Web服務器的研究MOTOROLA單片機MC68HC（8）05PV8/A內嵌EEPROM的工藝和制程方法及對良率的影響研究基于模糊控制的電阻釬焊單片機溫度控制系統的研制基于MCS-51系列單片機的通用控制模塊的研究基于單片機實現的供暖系統最佳啟停自校正（STR）調節器單片機控制的二級倒立擺系統的研究基于增強型51系列單片機的TCP/IP協議棧的實現基于單片機的蓄電池自動監測系統基于32位嵌入式單片機系統的圖像采集與處理技術的研究基于單片機的作物營養診斷專家系統的研究基于單片機的交流伺服電機運動控制系統研究與開發基于單片機的泵管內壁硬度測試儀的研制基于單片機的自動找平控制系統研究基于C8051F040單片機的嵌入式系統開發基于單片機的液壓動力系統狀態監測儀開發模糊Smith智能控制方法的研究及其單片機實現一種基于單片機的軸快流CO〈,2〉激光器的手持控制面板的研制基于雙單片機沖床數控系統的研究基于CYGNAL單片機的在線間歇式濁度儀的研制基于單片機的噴油泵試驗臺控制器的研制基于單片機的軟起動器的研究和設計基于單片機控制的高速快走絲電火花線切割機床短循環走絲方式研究基于單片機的機電產品控制系統開發基于PIC單片機的智能手機充電器基于單片機的實時內核設計及其應用研究基于單片機的遠程抄表系統的設計與研究基于單片機的煙氣二氧化硫濃度檢測儀的研制基于微型光譜儀的單片機系統單片機系統軟件構件開發的技術研究基于單片機的液體點滴速度自動檢測儀的研制基于單片機系統的多功能溫度測量儀的研制基于PIC單片機的電能采集終端的設計和應用基于單片機的光纖光柵解調儀的研制氣壓式線性摩擦焊機單片機控制系統的研制基于單片機的數字磁通門傳感器基于單片機的旋轉變壓器-數字轉換器的研究基于單片機的光纖Bragg光柵解調系統的研究單片機控制的便攜式多功能乳腺治療儀的研制基于C8051F020單片機的多生理信號檢測儀基于單片機的電機運動控制系統設計Pico專用單片機核的可測性設計研究基于MCS-51單片機的熱量計基于雙單片機的智能遙測微型氣象站MCS-51單片機構建機器人的實踐研究基于單片機的輪軌力檢測基于單片機的GPS定位儀的研究與實現基于單片機的電液伺服控制系統用于單片機系統的MMC卡文件系統研制基于單片機的時控和計數系統性能優化的研究基于單片機和CPLD的粗光柵位移測量系統研究單片機控制的后備式方波UPS提升高職學生單片機應用能力的探究基于單片機控制的自動低頻減載裝置研究基于單片機控制的水下焊接電源的研究基于單片機的多通道數據采集系統基于uPSD3234單片機的氚表面污染測量儀的研制基于單片機的紅外測油儀的研究96系列單片機仿真器研究與設計基于單片機的單晶金剛石刀具刃磨設備的數控改造基于單片機的溫度智能控制系統的設計與實現基于MSP430單片機的電梯門機控制器的研制基于單片機的氣體測漏儀的研究基于三菱M16C/6N系列單片機的CAN/USB協議轉換器基于單片機和DSP的變壓器油色譜在線監測技術研究基于單片機的膛壁溫度報警系統設計基于AVR單片機的低壓無功補償控制器的設計基于單片機船舶電力推進電機監測系統基于單片機網絡的振動信號的采集系統基于單片機的大容量數據存儲技術的應用研究基于單片機的疊圖機研究與教學方法實踐基于單片機嵌入式Web服務器技術的研究及實現基于AT89S52單片機的通用數據采集系統基于單片機的多道脈沖幅度分析儀研究機器人旋轉電弧傳感角焊縫跟蹤單片機控制系統基于