組合邏輯電路與時序邏輯電路第一頁，共九十四頁，2022年，8月28日 知識目標 ●理解組合邏輯電路的讀圖方法和步驟。 ●了解典型編碼、譯碼集成電路的引腳功能，會根據功能表正確使用。 ●了解半導體數碼管的基本結構和工作原理。第二頁，共九十四頁，2022年，8月28日 ●熟悉RS觸發器、JK觸發器、D觸發器的邏輯功能。 ●了解集成移位寄存器的基本功能和應用。 ●掌握典型計數集成電路的引腳功能和應用常識。第三頁，共九十四頁，2022年，8月28日 技能目標 ●會用編碼、譯碼集成電路組裝應用電路。 ●會對RS觸發器、JK觸發器、D觸發器進行邏輯功能的檢測。 ●能用典型計數集成電路裝配計數功能電路。第四頁，共九十四頁，2022年，8月28日11.1組合邏輯電路11.2觸發器11.3時序邏輯電路11.4技能實訓第五頁，共九十四頁，2022年，8月28日11.1組合邏輯電路 組合邏輯電路是由與門、或門、與非門、或非門等幾種邏輯電路組合而成的第六頁，共九十四頁，2022年，8月28日 11.1.1組合邏輯電路的讀圖方法 組合邏輯電路的讀圖步驟一般按圖11.2所示的方法進行。第七頁，共九十四頁，2022年，8月28日圖11.2組合邏輯電路的讀圖步驟第八頁，共九十四頁，2022年，8月28日（1）根據給定的邏輯原理電路圖，由輸入到輸出逐級推導出輸出邏輯函數表達式。（2）對所得到的表達式進行化簡和變換，得到最簡式。（3）依據簡化的邏輯函數表達式列出真值表，根據真值表分析、確定電路所完成的邏輯功能。第九頁，共九十四頁，2022年，8月28日 11.1.2編碼器 在數字電路中，經常要把輸入的各種信號（例如十進制數、文字、符號等）轉換成若干位二進制碼，這種轉換過程稱為編碼。 能夠完成編碼功能的組合邏輯電路稱為編碼器第十頁，共九十四頁，2022年，8月28日1．二進制編碼器第十一頁，共九十四頁，2022年，8月28日圖11.43位二進制編碼器示意圖第十二頁，共九十四頁，2022年，8月28日圖11.53位二進制編碼器邏輯圖第十三頁，共九十四頁，2022年，8月28日2．二-十進制編碼器第十四頁，共九十四頁，2022年，8月28日圖11.6二-十進制編碼器示意圖第十五頁，共九十四頁，2022年，8月28日 11.1.3譯碼器 譯碼是編碼的逆過程，其功能是把某種代碼“翻譯”成一個相應的輸出信號第十六頁，共九十四頁，2022年，8月28日 1．通用譯碼器 通用譯碼器常用的有二進制譯碼器、二-十進制譯碼器。（1）二進制譯碼器。 現以74LS138集成電路為例介紹3-8線譯碼器。第十七頁，共九十四頁，2022年，8月28日圖11.82-4線譯碼器方框圖第十八頁，共九十四頁，2022年，8月28日圖11.974LS138集成譯碼器第十九頁，共九十四頁，2022年，8月28日（2）二-十進制譯碼器。 圖11.10所示為74LS42譯碼器的集成電路引腳排列圖。第二十頁，共九十四頁，2022年，8月28日圖11.1074LS42譯碼器引腳功能圖第二十一頁，共九十四頁，2022年，8月28日 2．顯示譯碼器（1）數碼顯示器。第二十二頁，共九十四頁，2022年，8月28日圖11.11七段數碼顯示器第二十三頁，共九十四頁，2022年，8月28日（2）顯示譯碼集成電路。第二十四頁，共九十四頁，2022年，8月28日圖11.14CT5449外引腳排列圖第二十五頁，共九十四頁，2022年，8月28日11.2觸發器 在數字電路和計算機系統中，需要具有記憶和存儲功能的邏輯部件，觸發器就是組成這類邏輯部件的基本單元。第二十六頁，共九十四頁，2022年，8月28日 11.2.1基本RS觸發器 1．電路組成第二十七頁，共九十四頁，2022年，8月28日圖11.17基本RS觸發器第二十八頁，共九十四頁，2022年，8月28日2．邏輯功能第二十九頁，共九十四頁，2022年，8月28日第三十頁，共九十四頁，2022年，8月28日 11.2.2同步RS觸發器 在數字系統中，通常由時鐘脈沖CP來控制觸發器按一定的節拍同步動作，即在時鐘脈沖到來時輸入觸發信號才起作用。 由時鐘脈沖控制的RS觸發器稱為同步RS觸發器，也稱為鐘控RS觸發器，時鐘脈沖CP通常又稱為同步信號。第三十一頁，共九十四頁，2022年，8月28日1．電路結構第三十二頁，共九十四頁，2022年，8月28日圖11.20同步RS觸發器第三十三頁，共九十四頁，2022年，8月28日 2．工作原理（1）無時鐘脈沖作用時（CP

=

0），與非門G3、G4均被封鎖，R、S輸入信號不起作用，觸發器維持原狀態不變，即處于保持狀態。第三十四頁，共九十四頁，2022年，8月28日（2）有時鐘脈沖輸入時（CP

=

1），G3、G4門打開，R、S輸入信號才能分別通過G3、G4門加在基本RS觸發器的輸入端，從而使觸發器翻轉。第三十五頁，共九十四頁，2022年，8月28日 11.2.3JK觸發器 為了避免RS觸發器存在的不確定狀態，在RS觸發器的基礎上發展了幾種不同邏輯功能的觸發器，常用的有JK、D和T觸發器，下面討論JK觸發器。第三十六頁，共九十四頁，2022年，8月28日1．電路組成和電路符號第三十七頁，共九十四頁，2022年，8月28日圖11.22JK觸發器電路符號第三十八頁，共九十四頁，2022年，8月28日 2．邏輯功能 JK觸發器不僅可以避免不確定狀態，而且增加了觸發器的邏輯功能，其邏輯功能如下。第三十九頁，共九十四頁，2022年，8月28日（1）J

=

0，K

=

0，Qn

+

1

=

Qn，輸出保持原態不變。（2）J

=

1，K

=

0，Qn

+

1

=

1，觸發器被置1態。第四十頁，共九十四頁，2022年，8月28日（3）J

=

0，K

=

l，Qn

+

1

=

0，觸發器被置0態輸出。（4）J

=

1，K

=

1，每來一個CP，觸發器狀態就翻轉一次。第四十一頁，共九十四頁，2022年，8月28日3．集成JK觸發器第四十二頁，共九十四頁，2022年，8月28日圖11.23JK觸發器74LS76第四十三頁，共九十四頁，2022年，8月28日 11.2.4D觸發器 D觸發器只有一個信號輸入端，時鐘脈沖CP未到來時，輸入端的信號不起任何作用；只在CP信號到來的瞬間，輸出立即變成與輸入相同的電平，即Qn

+

1

=

D。第四十四頁，共九十四頁，2022年，8月28日1．電路符號第四十五頁，共九十四頁，2022年，8月28日圖11.24D觸發器第四十六頁，共九十四頁，2022年，8月28日 2．邏輯功能分析 當輸入D

=

1時，J

=

1，K

=

0，時鐘脈沖CP加入后，Q端置1，輸出端Q與輸入端D狀態一致。 當輸入D

=

0時，J

=

0，K

=

1，時鐘脈沖CP加入后，Q端復0，也是與輸入端D狀態一致，即Qn

+

1

=

D，表明輸出端Q與輸入端D狀態一致。第四十七頁，共九十四頁，2022年，8月28日 3．集成D觸發器 D觸發器有TTL型和CMOS型兩類。 常用的TTL型雙D觸發器74LS74引腳功能如圖11.25所示，CMOS型雙D觸發器CC4013引腳功能如圖11.26所示。第四十八頁，共九十四頁，2022年，8月28日圖11.2574LS74引腳功能第四十九頁，共九十四頁，2022年，8月28日圖11.26CC4013引腳功能第五十頁，共九十四頁，2022年，8月28日11.3時序邏輯電路 11.3.1寄存器 寄存器主要用來暫存數碼和信息，在計算機系統中常常要將二進制數碼暫時存放起來等待處理，這就需要由寄存器存儲參加運算的數據。第五十一頁，共九十四頁，2022年，8月28日 寄存器由觸發器和門電路組成，一個觸發器只能存放一位二進制數碼，存放N位二進制數碼就需要N個觸發器。第五十二頁，共九十四頁，2022年，8月28日 寄存器有多種類型，按寄存器功能的不同，可分為數碼寄存器和移位寄存器；按寄存器輸入、輸出方式不同，可分為并行方式和串行方式。第五十三頁，共九十四頁，2022年，8月28日 并行方式是各位數碼從寄存器各個觸發器同時輸入或同時輸出，如圖11.33（a）所示；串行方式是各位數碼從寄存器輸入端逐個輸入，在輸出端是逐個輸出，如圖11.33（b）所示。第五十四頁，共九十四頁，2022年，8月28日圖11.33寄存器輸入、輸出數碼的方式第五十五頁，共九十四頁，2022年，8月28日 1．數碼寄存器（1）電路組成。第五十六頁，共九十四頁，2022年，8月28日圖11.344位數碼寄存器第五十七頁，共九十四頁，2022年，8月28日（2）工作原理。 第1步，寄存前先清零。 第2步，接收脈沖控制數據寄存。第五十八頁，共九十四頁，2022年，8月28日 2．移位寄存器（1）電路組成。第五十九頁，共九十四頁，2022年，8月28日圖11.354位左移寄存器第六十頁，共九十四頁，2022年，8月28日（2）工作過程。第六十一頁，共九十四頁，2022年，8月28日圖11.36左移寄存器工作狀態示意圖第六十二頁，共九十四頁，2022年，8月28日 11.3.2計數器 1．二進制計數器 每輸入一個脈沖，就進行一次加1運算的計數器稱為加法計數器，也稱為遞增計數器。第六十三頁，共九十四頁，2022年，8月28日圖11.374位二進制異步遞增計數器邏輯圖第六十四頁，共九十四頁，2022年，8月28日圖11.384位二進制遞增計數器時序圖第六十五頁，共九十四頁，2022年，8月28日 2．十進制計數器（1）電路組成。（2）工作原理。 計數器輸入0～9個計數脈沖時，工作過程與4位二進制異步加法計數器完全相同，第9個計數脈沖后，Q3Q2Q1Q0狀態為1001。第六十六頁，共九十四頁，2022年，8月28日 第10個計數脈沖到來后，Q0由1變0，其負跳變脈沖輸入到FF1和FF3的輸入端Cl。 因FF1的輸入端J

=

=

0，所以Q1仍為0。第六十七頁，共九十四頁，2022年，8月28日 在FF3的輸入端J

=

Q2·Q1

=

0，因而FF3置0態。 此時計數器狀態恢復為0000，跳過了1010～1111這6個狀態，同時Q3輸出負跳變進位脈沖，從而實現842lBCD碼十進制遞增計數的功能。第六十八頁，共九十四頁，2022年，8月28日圖11.39異步十進制加法計數器第六十九頁，共九十四頁，2022年，8月28日 3．集成計數器的應用（1）計數集成電路。第七十頁，共九十四頁，2022年，8月28日圖11.40計數集成電路74LS160第七十一頁，共九十四頁，2022年，8月28日 VCC接電源正端，GND接地端。 是清零端，將置于低電平，計數器實現清零。 Q0～Q3為842lBD碼的4位數碼輸出端。第七十二頁，共九十四頁，2022年，8月28日 D0～D3為并行數據輸入端，是并行數據控制端。 為低電平，并在CP脈沖到來時，輸出端Q0～Q3與并行數據輸入端D0～D3狀態一致。第七十三頁，共九十四頁，2022年，8月28日 CTT、CTP是計數控制端，全為高電平時為計數狀態，若其中有一個是低電平，則處于保持數據的狀態。 CO是進位輸出端，當計數發生溢出時，從CO端送出正跳變進位脈沖。第七十四頁，共九十四頁，2022年，8月28日（2）計數集成電路的連接。第七十五頁，共九十四頁，2022年，8月28日圖11.41模為100的計數器連接圖第七十六頁，共九十四頁，2022年，8月28日11.4技能實訓 任務一制作數碼顯示計數器 1．實訓目的（1）通過實訓，熟悉計數電路、譯碼電路、數碼顯示器外形及引腳功能。（2）學會對十進制計數器進行安裝和功能測試。第七十七頁，共九十四頁，2022年，8月28日 2．器材準備 直流穩壓電源、萬用表、計數電路74LS161、譯碼電路74LS48、數碼顯示器BS202、數字電路實驗裝置、組裝工具一套。第七十八頁，共九十四頁，2022年，8月28日 3．實訓相關知識 通過上網搜尋或查找圖書，查閱集成電路74LS161、74LS48的相關資料，了解其邏輯功能，列出功能表，并說明各引腳的作用。第七十九頁，共九十四頁，2022年，8月28日 4．實訓內容與步驟（1）按圖11.45所示連接電路，注意圖中74LS48的、、腳和74LS161的、、CTP、CTT腳應置于高電平。第八十頁，共九十四頁，2022年，8月28日（2）檢查電路連線無誤后，VCC端接上

+

5V電源。（3）在計數器的CP端連續輸入單個脈沖，觀測數碼器的顯示結果，并用萬用表對74LS48的a～g引腳電平進行測量，記錄于表11.14中。第八十一頁，共九十四頁，2022年，8月28日圖11.45十進制數碼顯示計數器第八十二頁，共九十四頁，2022年，8月28日 5．問題討論（1）若將74LS48的腳置于低電平，對計數器的工作有何影響？（2）若數碼顯示器的a段缺畫，分析故障可能原因，并說明檢修方法。第八十三頁，共九十四頁，2022年，8月28日 1．實訓目的（1）認識集成移位寄存器的外形及引腳功能。（2）掌握組裝數字電路的基本技能第八十四頁，共九十四頁，2022年，8月28日 2．器材準備 穩壓電源、萬用表、脈沖信號發生器、電子套件、組裝工具一套。第八十五頁，共九十四頁，2022年，8月28日 3．實訓相關知識 本實驗使