《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器1/41微機(jī)原理與接口技術(shù)《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器2/41第五章存儲(chǔ)器存儲(chǔ)器概述存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中用來存儲(chǔ)信息的部件，它是計(jì)算機(jī)中的重要硬件資源。從存儲(chǔ)程序式的馮.諾依曼經(jīng)典結(jié)構(gòu)而言，沒有存儲(chǔ)器，就無法構(gòu)成現(xiàn)代計(jì)算機(jī)。

《微機(jī)原理及接口技術(shù)》2008-6-13按用途分類內(nèi)存儲(chǔ)器：分為高速緩沖存儲(chǔ)器(Cache)和主存儲(chǔ)器(內(nèi)存條)兩種

Cache一般為幾百KB,工作速度幾 乎與CPU相當(dāng)。 內(nèi)存條容量相對(duì)較大,目前一般在

128MB到512MB之間,但速度較

Cache慢。外存儲(chǔ)器：主要是磁介質(zhì)存儲(chǔ)器，容量大，目前一般在10GB以上。用來存放相對(duì)來說不經(jīng)常使用的程序或者數(shù)據(jù)或者需要長(zhǎng)期保存的信息。此外還有光盤等其他介質(zhì)的存儲(chǔ)器。

CPUCACHE

主存（內(nèi)存） 輔存（外存）

第5章存儲(chǔ)器3/41《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器4/41半導(dǎo)體存儲(chǔ)器的分類按使用功能RAM（RandomAccessMemory）ROM（ReadOnlyMemory）RAM的種類SRAM（靜態(tài)）：速度快、集成度低、功耗大DRAM（動(dòng)態(tài)）：速度慢、集成度高、功耗低、需要周期性刷新ROM的種類可編程ROM：數(shù)據(jù)固化到ROM后不可更改?？刹脸?、可編程ROM：可以通過特殊裝置進(jìn)行改寫，平時(shí)使用過程中只作為可讀存儲(chǔ)器電可擦除、可編程ROM：可以通過特殊裝置進(jìn)行改寫，平時(shí)使用過程中只作為可讀存儲(chǔ)器《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器5/41隨機(jī)存取存儲(chǔ)器RAMCPU能根據(jù)RAM的地址將數(shù)據(jù)隨機(jī)地寫入或讀出。電源切斷后，所存數(shù)據(jù)全部丟失。SRAM靜態(tài)RAM(StaticRAM)：靜態(tài)RAM速度非常快，只要電源存在內(nèi)容就不會(huì)自動(dòng)消失。DRAM動(dòng)態(tài)RAM(DynamicRAM)：DRAM存在泄漏電流，因此必須周期性的在內(nèi)容消失之前進(jìn)行刷新(Refresh)。考慮因素：功耗，速度，容量/價(jià)格，電路的復(fù)雜性《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器6/41SRAM存儲(chǔ)器的構(gòu)成最基本存儲(chǔ)單元：6個(gè)MOS管構(gòu)成的雙穩(wěn)態(tài)觸發(fā)器電路存儲(chǔ)體：許多基本存儲(chǔ)單元構(gòu)成的矩陣存儲(chǔ)矩陣

字結(jié)構(gòu)排列 位結(jié)構(gòu)排列地址譯碼器片選信號(hào)（高位地址生成）線性譯碼或復(fù)合譯碼控制邏輯片選、讀允許、寫允許三態(tài)控制為什么需要？《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器7/41DRAM存儲(chǔ)器的構(gòu)成最基本存儲(chǔ)單元：4管、3管或單管結(jié)構(gòu)需要配置刷新邏輯電路原因：利用電容存儲(chǔ)電荷刷新：刷新周期、集中刷新、分布刷新DRAM控制器地址多路器行地址、列地址CPU的地址分兩次發(fā)送到DRAM芯片刷新定時(shí)器根據(jù)時(shí)間要求進(jìn)行定時(shí)刷新地址計(jì)數(shù)器仲裁電路來自CPU的訪問請(qǐng)求和刷新請(qǐng)求同時(shí)產(chǎn)生時(shí)進(jìn)行優(yōu)先級(jí)裁定定時(shí)發(fā)生器《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器8/41靜態(tài)存儲(chǔ)器的工作時(shí)序很多參量，關(guān)注你需要的參量即可《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器9/41動(dòng)態(tài)存儲(chǔ)器的工作時(shí)序《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器10/41常見RAM廠家靜態(tài)存儲(chǔ)器：ISSI動(dòng)態(tài)存儲(chǔ)器：SamSung、Hynix、MicronFIFO：IDT《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器11/41高速緩沖存儲(chǔ)器CACHE技術(shù)是為了把主存儲(chǔ)器看成是高速存儲(chǔ)器而設(shè)置的小容量局部存儲(chǔ)器。利用某些程序訪問存儲(chǔ)器在時(shí)間上和空間上有局部區(qū)域的特性：子程序的反復(fù)調(diào)用，變量的重復(fù)使用?？梢园袰ACHE看作是主存儲(chǔ)器中面向CPU的一組高速暫存寄存器，保存有一份主存儲(chǔ)器的“內(nèi)容拷貝”，該“內(nèi)容拷貝”是最近曾被CPU使用過的。《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器12/41CACHE組成一部分存放由主存儲(chǔ)器來的數(shù)據(jù)另一部分存放該數(shù)據(jù)在主存儲(chǔ)器中的地址由關(guān)聯(lián)性，高速緩沖存儲(chǔ)器結(jié)構(gòu)分為：全相聯(lián)直接映象成組相聯(lián)《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器13/41CACHE的數(shù)據(jù)更新通寫式(write-through)Cache中數(shù)據(jù)一被修改就將其寫入主存儲(chǔ)器中的相關(guān)存儲(chǔ)塊優(yōu)點(diǎn)：更新內(nèi)容不會(huì)丟失缺點(diǎn)：總線操作頻繁、影響性能回寫式(write-back)當(dāng)cache中的數(shù)據(jù)塊被其他數(shù)據(jù)替換時(shí)，才將該數(shù)據(jù)塊回寫到主存儲(chǔ)器優(yōu)點(diǎn)：減少寫存儲(chǔ)器的次數(shù)缺點(diǎn)：控制器要復(fù)雜一些《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器14/41影響CACHE性能的因素Cache規(guī)模大小關(guān)聯(lián)方式Cache行大小速度配置《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器15/41只讀存儲(chǔ)器ROM可分為幾類:掩膜型ROMPROMEPROMEEPROM《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器16/41掩膜型ROMROM信息由廠家根據(jù)用戶指定數(shù)據(jù)對(duì)芯片圖形掩膜進(jìn)行兩次光刻后形成用戶對(duì)此類芯片無法修改《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器17/41PROM(ProgrammableROM)可編程只讀存儲(chǔ)器通過燒斷微小的鎳-鉻絲或硅氧化物熔絲來實(shí)現(xiàn),一旦編程后不能被擦除《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器18/41EPROM可擦除可編程只讀存儲(chǔ)器頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1,編程就是將某些單元寫入信息0《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器19/41紫外線擦除器《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器20/41EEPROM/E2PROM電可擦除可編程只讀存儲(chǔ)器在系統(tǒng)中是電可擦除的,擦寫的電壓比讀入電壓要高，通常為12V，擦寫速度在毫秒量級(jí),但仍比普通的RAM慢很多不同廠家的EEPROM時(shí)序會(huì)有不同,要選擇相應(yīng)的EEPROM才能與芯片配合《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器21/41編程器《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器22/41RAM與CPU的連接連接部分主要由三個(gè)部分組成:1.地址線2.數(shù)據(jù)線3.控制線連接中需要考慮的問題:CPU總線的負(fù)載能力(與驅(qū)動(dòng)電流和系統(tǒng)工作速度有關(guān)）CPU的時(shí)序和存儲(chǔ)器存取速度之間的配合存儲(chǔ)器的地址分配和片選控制信號(hào)的連接《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器23/41RAM存儲(chǔ)器的模塊結(jié)構(gòu)外圍電路： 地址譯碼器

I/O電路片選控制端（CS）集電極開路或三態(tài)輸出緩沖器預(yù)充，刷新電路等A0~A9地址輸入WE＃寫允許CS＃片選IO1~IO4數(shù)據(jù)輸入輸出

《微機(jī)原理及接口技術(shù)》2008-6-13Intel2114考慮單片與8086的互連

數(shù)據(jù)？ 地址？ 控制線：

WE＃、CS＃

時(shí)序配合？多片與8086的互連

數(shù)據(jù)線的連接（三態(tài)） 地址的分配 總線的負(fù)載能力

第5章存儲(chǔ)器24/41123456789

40 39 38211437 36 35 34 33 32

A6 A5 A4 A3 A0 A1 A2CS#GNDVCCA7A8A9IO1IO2IO3IO4WE#《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器25/41線性選擇方式只有存儲(chǔ)芯片的片選信號(hào)CS有效，才能對(duì)該芯片進(jìn)行操作連接方式（書例5－1）：將CPU地址總線低13位與存儲(chǔ)芯片地址線相連CS端與某一位高位地址線（A13）相連1＃芯片地址：0000～1FFFH、4000～5FFFH、……2＃芯片地址：2000～3FFFH、6000～7FFFH、……《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器26/41全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼．每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器27/41譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2-4譯碼器74LS139常用的3-8譯碼器74LS138常田的4-16譯碼器74LS154《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器28/41門電路譯碼《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器29/413-8譯碼器：74LS138《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器30/41全譯碼示例2764：64K(8K×8)PROM《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器31/41部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要進(jìn)取一個(gè)可用地址可簡(jiǎn)化譯碼電路的設(shè)計(jì)，但系統(tǒng)的部分地址空間將被浪費(fèi)《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器32/41部分譯碼示例《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器33/41片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的M/IO#信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對(duì)一些存儲(chǔ)芯片通過片進(jìn)無效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器34/41存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好16根：一次可從芯片中訪問到16位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的16位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足16根：一次不能從一個(gè)芯片中訪問到16位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這種擴(kuò)充方式簡(jiǎn)稱為位擴(kuò)充《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器35/41存儲(chǔ)芯片的讀寫控制芯片OE與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時(shí)，在儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線芯片WE與系統(tǒng)的寫命令線相連當(dāng)芯片被選中、且寫命令有效時(shí)，允許總線數(shù)據(jù)寫入存儲(chǔ)芯片《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器36/41存儲(chǔ)器空間的分配和使用實(shí)模式(ReaIMode)：實(shí)模式就是8086／8088CPU所采用的工作模式，20條地址線能尋址1MB存儲(chǔ)空間。尋址方式為：段地址：偏移地址存儲(chǔ)器的實(shí)際地址為：段地址*16十偏移地址保護(hù)模式(ProtectMode)；80286CPU有24條地址線能尋址16MB存儲(chǔ)空間，80386CPU有32條地址線能尋址4GB存儲(chǔ)空間，利用保護(hù)模式的尋址方式，能夠訪問整個(gè)存儲(chǔ)器地址空間。尋址方式為：選擇器：偏移地址《微機(jī)原理及接口技術(shù)》2008-6-13第5章存儲(chǔ)器37/41IBMPC/XT中存儲(chǔ)器空間分配《微機(jī)原理及接口技術(shù)》2008-6-