第五章5.1計數器計數器計數：具有記憶輸入脈沖個數的作用稱為計數。計數器：具有記憶輸入脈沖個數的功能的電路稱為計數器。用途：計數，定時，分頻和進行數字計算等。是現代數字系統中不可缺少的部分。計數器分類-按計數長度（或容量）進行分類二進制計數器（機器）：按照二進制數規律計數的計數器。對于n位二進制計數器，共有2的n次方個狀態（2，4，8，16，32……）對應需要的觸發器為n個十進制計數器（人）：按照十進制數規律計數的計數器。一位十進制計數器應有10個狀態。而兩位十進制計數器應有100個狀態，n位十進制計數器應有10的n次方個狀態。對應需要的觸發器[log2(10n)]+1進位輸出/溢出：計數結束（計數狀態有限）時的指示信號。下一次重新開始循環計數。計數器分類-按各觸發器的轉態更新狀況可分為同步計數器：各觸發器受同一時鐘脈沖—輸入計數脈沖控制，同步更新狀態異步計數器：有的觸發器受計數脈沖控制，有的是以其它觸發器輸出為時鐘脈沖，狀態更新有先有后計數器分類-按計數器增減情況進行分類加法計數器：隨計數脈沖的輸入遞增計數減法計數器：隨計數脈沖的輸入遞減計數可逆計數器：隨計數脈沖的輸入可控制進行遞減或遞增計數通常把常用計數電路用集成工藝制造在一個芯片內，并將引腳封裝成集成模塊，稱之為集成計數器。我們主要學習它的原理和使用方法就可以了（掌握原理，考核應用）一.同步計數器

1.同步二進制加法計數器按照二進制數規律對時鐘脈沖進行遞增計數的同步電路稱為同步二進制加法計數器。例4.1現態（計數輸出）：Qn0Qn1Qn2

進位輸出（C）功能分析：3位二進制計數器

J0=K0=1,J1=K1=Qn0,J2=K2=Qn0Qn1圖5―1四位同步二進制加法計數器由圖可以寫出電路的方程如下:時鐘方程:CP0=CP1=CP2=CP3=CP輸出方程:驅動方程:

將驅動方程代入JK觸發器的特性方程中,得到各個觸發器的狀態方程為

表5―1圖5―1所示四位同步二進制加法計數器的狀態轉換表圖5―2圖5―1所示四位同步二進制加法計數器的狀態轉換圖圖5―3圖5―1所示四位同步二進制加法計數器的時序圖

各個JK觸發器都接成T觸發器的形式。用T觸發器構造m位同步二進制加法計數器的連接規律為2.同步二進制減法計數器按照二進制數規律對時鐘脈沖進行遞減計數的同步電路稱為同步二進制減法計數器。用T觸發器構造m位同步二進制減法計數器的連接規律為

相同之處是將JK觸發器接成T觸發器的形式;不同之處是觸發器驅動信號及輸出信號的連接規律,即由接到Q端改為接到端。圖5―4四位同步二進制減法計數器時鐘方程:CP0=CP1=CP2=CP3=CP輸出方程:驅動方程:狀態方程:表5―2圖5―4所示四位同步二進制減法計數器的狀態轉換表圖5―5圖5―4所示四位同步二進制減法計數器的狀態轉換圖圖5―6圖5―4所示四位同步二進制減法計數器的時序圖3.同步二進制加/減可逆計數器將同步二進制加法計數器和同步二進制減法計數器合并,同時加上加/減控制信號,可以構成同步二進制加/減可逆計數器。

圖5―7四位同步二進制加/減可逆計數器輸出方程為

現在我們對信號分兩種情況進行討論:當=0時,輸出方程為驅動方程為

上述方程和圖5―1所示電路的輸出方程及驅動方程相同?？梢姰擴/D=0時,圖5―7所示電路實現四位同步二進制加法計數器的功能。當時,輸出方程為驅動方程為

上述方程和圖5―4所示電路的輸出方程及驅動方程相同。因此當時,圖5―7所示電路實現四位同步二進制減法計數器的功能。圖5―8圖5―7所示四位同步二進制加/減可逆計數器的時序圖4.同步十進制加法計數器按照十進制數規律對時鐘脈沖進行遞增計數的同步電路稱為同步十進制加法計數器。

圖5―9同步十進制加法計數器從圖5―9中可以得到:

時鐘方程:CP0=CP1=CP2=CP3=CP

輸出方程:驅動方程:狀態方程:表5―3圖5―9所示同步十進制加法計數器的狀態轉換表

圖5―10狀態轉換圖圖5―11圖5―9所示同步十進制加法計數器的時序圖5.同步十進制減法計數器按照十進制數規律對時鐘脈沖進行遞減計數的同步電路稱為同步十進制減法計數器。

圖5―12同步十進制減法計數器由圖可以寫出如下方程:

時鐘方程:CP0=CP1=CP2=CP3=CP

輸出方程:驅動方程:狀態方程:

表5―4圖5―12所示同步十進制減法計數器的狀態轉換表圖5―13圖5―12所示同步十進制減法計數器的狀態轉換圖圖5―14圖5―12所示同步十進制減法計數器的時序圖6.同步十進制可逆計數器將同步十進制加法計數器和同步十進制減法計數器合并,同時加上加/減控制信號,可以構成十進制加/減可逆計數器。

圖5―15同步十進制加/減可逆計數器當時,時鐘方程為

CP0=CP1=CP2=CP3=CP輸出方程為驅動方程為

上述方程和圖5―9所示電路的方程相同。因此,當時,圖5-15所示邏輯電路實現同步十進制加法計數器的功能。當時,時鐘方程為

CP0=CP1=CP2=CP3=CP

輸出方程為

上述方程和圖5―12所示電路的方程相同。也就是說,當時,圖5―15所示邏輯電路實現同步十進制減法計數器的功能。圖5―16圖5―15所示同步十進制加/減可逆計數器的時序圖二.MSI計數器模塊及應用

1.74163MSI計數器模塊

74163是中規模集成四位同步二進制加法計數器,計數范圍是0~15。它具有同步置數、同步清零、保持和二進制加法計數等邏輯功能。圖5―2974163MSI四位同步二進制加法計數器（a）國標符號;（b）慣用模塊符號表5―974163MSI四位同步二進制加法計數器功能表圖5―3074163MSI四位同步二進制加法計數器的時序圖2.74160MSI計數器模塊

74160是中規模集成8421BCD碼同步十進制加法計數器,計數范圍是0~9。它具有同步置數、異步清零、保持和十進制加法計數等邏輯功能。圖5―3174160MSI四位同步十進制加法計數器（a）國標符號;（b）慣用模塊符號表5―1074160MSI四位同步十進制加法計數器功能表圖5―3274160MSI四位同步十進制加法計數器的時序圖3.74191MSI計數器模塊

74191是中規模集成四位單時鐘同步二進制加/減可逆計數器,計數范圍是0~15。它具有異步置數、保持、二進制加法計數和二進制減法計數等邏輯功能。圖5―3374191MSI四位單時鐘同步二進制加/減可逆計數器（a）國標符號;（b）慣用模塊符號表5―1174191MSI四位單時鐘同步二進制加/減可逆計數器功能表圖5―3474191MSI四位單時鐘同步二進制加/減可逆計數器的時序圖4.用MSI計數器模塊構成任意進制計數器

利用MSI計數器模塊的清零端和置數端,結合MSI計數器模塊的串接,可以構成任意進制的計數器。假設已有N進制的計數器模塊,要構造M進制的計數器,當N>M時,只用一個MSI計數器模塊即可;當N<M時,必須要用多個MSI計數器模塊進行串接。下面分別來討論這兩種情況。1)已有計數器的模N大于要構造計數器的模M

當已有計數器的模N大于要構造計數器的模M時,要設法讓計數器繞過其中的N-M個狀態,提前完成計數循環,實現的方法有清零法和置數法。清零法是在計數器尚未完成計數循環之前,使其清零端有效,讓計數器提前回到全0狀態。

置數法是在計數器計數到某個狀態時,給它置入一個新的狀態,從而繞過若干個狀態。

計數器模塊的清零和置數功能有同步和異步兩種不同的方式,相應的轉換電路也有所不同。要讓計數器繞過SM狀態而從SM-1

狀態轉到另一個狀態時,如果是同步清零或同步置數方式,就要在SM-1

狀態時使計數器的同步清零端或同步置數端有效,這樣，在下一個計數脈沖到來時,計數器轉為全0狀態或預置的狀態而非SM狀態，如果是異步清零或異步置數方式,則要在SM狀態時才使計數器的異步清零端或異步置數端有效,此時，計數器立即被清零或置數,SM狀態只會維持很短的時間,不是一個穩定的計數狀態。圖5―35十六進制加法轉換為十五進制加法的狀態轉換示意圖【例5.1】用74163構造十五進制加法計數器。圖5―36用74163構造十五進制加法計數器（a）同步清零法;(b)同步置數法【例5.2】用74160構造八進制加法計數器。解:74160是具有異步清零和同步置數功能的十進制加法計數器,它的計數循環中包含10個狀態。因此,用74160構造八進制加法計數器時,要使它提前兩個狀態結束計數循環,使狀態0111的下一個狀態改為0000而非原來的1000,如圖5―37所示。

圖5―37十進制加法轉換為八進制加法的狀態轉換示意圖【例5.2】用74160構造八進制加法計數器。圖5―38用74160構造八進制加法計數器（a）異步清零法;(b)同步置數法2)已有計數器的模N小于要構造計數器的模M

當已有計數器的模N小于要構造計數器的模M時,如果M可以表示為已有計數器的模的乘積,則只需將計數器串接起來即可,無需利用計數器的清零端和置數端;如果M不能表示為已有計數器的模的乘積,則不僅要將計數器串接起來,還要利用計數器的清零端和置數端,使計數器繞過多余的狀態。【例5.3】用74160和74163構造一百六十進制計數器。解:74160的模為10,74163的模是16,兩者的乘積正好為160,因此可以直接將一個74160和一個74163連接起來實現一百六十進制計數器。圖5―40并行進位連接方式【例5.4】用74163構造二百進制計數器。解:74163的模為16,將兩片74163連接起來可以構成二百五十六進制計數器。要構造二百進制計數器,必須讓計數器繞過56個多余的狀態,使計數器從全0狀態開始計數,即經過輸入200個計數脈沖后,重新回到全0狀態?？梢圆捎谜w清零或整體置數方法。由于74163的清零和置數功能是同步方式的,因此要在計數199個脈沖后,使兩片計數器的清零輸入端或置數輸入端都有效。199（10）=11000111（2）圖5―41用兩片74163構成二百進制計數器(a)整體清零法;(b)整體置數法【例5.5】用74160構造60進制計數器。解:74160的模為10,將兩片74160連接起來可以構成100進制計數器。要構造60進制計數器,必須讓計數器繞過40個多余的狀態,使計數器從全0狀態開始計數,即經過輸入40個計數脈沖后,重新回到全0狀態?？梢圆捎谜w清零或整體置數方法。由于74160的清零是異步的，因此要在計數到60后清零。置數功能是同步方式的,因此要在計數到59后,使兩片計數器置數輸入端都有效。5.MSI計數器模塊的其他應用 分頻器、定時器、并行/串行數據轉換電路、序列信號發生器等。

圖5―42用74160構成分頻電路圖5―43并行/串行數據轉換電路圖5―44圖5―43所示并行/串行數據轉換電路的時序圖

5.2寄存器

寄存器是另一種常用的時序邏輯電路,主要用于對數據進行寄存和移位。 寄存器可分為兩大類:基本寄存器和移位寄存器。

基本寄存器只能寄存數據,其特點是:數據并行輸入、并行輸出。 移位寄存器不僅可以寄存數據,還可以對數據進行移位,數據在移位脈沖的控制下依次逐位左移或右移。移位寄存器有四種不同的工作方式:并行輸入/并行輸出、并