第八章可編程邏輯器件本章知識要點PLD的基本概念;

常用PLD及其在邏輯設計中的應用;ISP技術簡介。2提綱3

低密度可編程邏輯器件2

PLD概述1

高密度可編程邏輯器件3

在系統編程技術簡介4

目前在數字系統設計中廣泛使用的可編程邏輯器件(ProgrammableLogicDevice，簡稱PLD)屬于LSI中的半用戶定制電路。由于PLD具有結構靈活、性能優越、設計簡單等特點，因而在不同應用領域中受到廣泛重視，是構成數字系統的理想器件。數字系統中常用的大規模集成電路可分為三大類。非用戶定制電路(NoncustomdesignIC)全用戶定制電路(FullcustomdesignIC)半用戶定制電路(SemicustomdesignIC)PLD概述4

PLD是70年代開始發展起來的一種新型大規模集成電路。一片PLD所容納的邏輯門可達數百、數千甚至更多，其邏輯功能可由用戶編程指定。

PLD特別適宜于構造小批量生產的系統，或在系統開發研制過程中使用。PLD概述58.1.1PLD的發展

70年代初期:

第一種PLD器件-----可編程只讀存儲器(PROM)問世。PROM由一個“與”陣列和一個“或”陣列組成，“與”陣列是固定的，“或”陣列是可編程的；

70年代中期：出現了可編程邏輯陣列(PLA)，PLA同樣由一個“與”陣列和一個“或”陣列組成，但其“與”陣列和“或”陣列都是可編程的；

70年代末期：出現了可編程陣列邏輯(PAL)。PAL器件的“與”陣列是可編程的，而“或”陣列是固定的，它有多種輸出和反饋結構，因而給邏輯設計帶來了很大的靈活性。但PAL器件一般采用熔絲工藝，一旦編程后便不能改寫。PLD概述680年代中期:

通用陣列邏輯(GAL)器件問世。GAL器件采用高速電可擦CMOS工藝，能反復擦除和改寫。特別是在結構上采用了“輸出邏輯宏單元”電路，使一種型號的GAL器件可以對幾十種PAL器件做到全兼容。給邏輯設計者帶來了更大的靈活性。70年代末期：出現了可編程陣列邏輯(PAL)。PAL器件的“與”陣列是可編程的，而“或”陣列是固定的，它有多種輸出和反饋結構，因而給邏輯設計帶來了很大的靈活性。但PAL器件一般采用熔絲工藝，一旦編程后便不能改寫。PLD概述790年代:

產生了在系統編程(ISP)器件。在系統編程是指用戶具有在自己設計的目標系統中或線路板上為重構邏輯而對邏輯器件進行編程或反復改寫的能力。ISP器件為用戶提供了傳統的PLD技術無法達到的靈活性，帶來了極大的時間效益和經濟效益，使可編程邏輯技術發生了實質性飛躍。

PLD的發展和應用，簡化了數字系統設計過程、降低了系統的體積和成本、提高了系統的可靠性和保密性。從根本上改變了系統設計方法，使各種邏輯功能的實現變得靈活、方便。PLD概述88.1.2．PLD的基本結構

PLD的基本結構由一個與陣列和一個或陣列組成，或陣列輸出是輸入的與－或函數。陣列中輸入線和輸出線的交點通過邏輯元件相連接。這些元件是接通還是斷開，可由廠家根據器件的結構特征決定或由用戶根據要求編程決定。9PLD概述

PLD“與”陣列的輸入為外部輸入原變量及在陣列中經過反相后的反變量。它們按所要求的規律連接到各個與門的輸入端，并在各與門的輸出端產生某些輸入變量的“與”項作為“或”陣列的輸入，這些“與”項按一定的要求連接到相應或門的輸入端，在每個或門的輸出端產生輸入變量的“與-或”函數表達式。10PLD概述在基本結構的基礎上，附加一些其他邏輯元件，如輸入緩沖器、輸出寄存器、內部反饋、輸出宏單元等即可構成各種不同的PLD器件。11PLD概述128.1.3PLD的電路表示法

對于PLD器件，用邏輯電路的一般表示法很難描述其內部電路。為此，對描述PLD基本結構的有關邏輯符號和規則作出了某些約定。PLD概述13與門和或門

下圖給出了3輸入與門的兩種表示法。傳統表示法(圖(a))中與門的3個輸入A、B、C在PLD表示法(圖(b))中稱為3個輸入項，而輸出D稱為“與”項。同樣，或門也采用類似方法表示。&DABC(a)&ABCD(b)PLD概述二.輸入緩沖器

典型輸入緩沖器的PLD表示法如右圖所示。它的兩個輸出B、C是其輸入A的原和反（見圖中真值表）。1ABCABC111000PLD概述14三.連接方式

PLD陣列交叉點上的三種連接方式如圖(a)所示。實點“·”表示硬線連接，即固定連接；“×”表示可編程連接；沒有“×”和“·”的表示兩線不連接。如圖(b)中的輸出F=A·C。固定連接可編程連接不連接&ABCF(a)(b)PLD概述15四.與門不執行任何功能時的連接表示

圖中，輸出為D的與門連接了所有的輸入項，其輸出方程為ABDEF00001010011000111001PLD概述16

為了方便起見，用標有“×”標記的與門輸出來表示所有輸入緩沖器輸出全部連到某一“與”項的情況，如圖中輸出E。與上述相反，圖中輸出F表示無任何輸入項與其相連，因此，該“與”項總是處于“浮動”的邏輯“1”。PLD概述17提綱18

低密度可編程邏輯器件2

PLD概述1

高密度可編程邏輯器件3

在系統編程技術簡介4

根據PLD中陣列和輸出結構的不同，目前常用的低密度PLD有4種主要類型：

●可編程只讀存儲器PROM●可編程邏輯陣列PLA●可編程陣列邏輯PAL●通用陣列邏輯GAL低密度可編程邏輯器件198.2.1可編程只讀存儲器PROM一.半導體存儲器的分類

存儲器(Memory)是數字計算機和其他數字系統中存放信息的重要部件。隨著大規模集成電路的發展，半導體存儲器因其具有集成度高、速度快、功耗小、價格低等優點而被廣泛應用于各種數字系統中。低密度可編程邏輯器件20半導體存儲器按功能可分為兩大類。

隨機存取存儲器RAM(RandomAccessMemory)

只讀存儲器ROM(ReadOnlyMemory)低密度可編程邏輯器件211.隨機存取存儲器RAM

RAM是一種既可讀又可寫的存儲器，故又稱為讀寫存儲器。根據制造工藝的不同，RAM又可分為雙極型和MOS型兩種類型。雙極型RAM：

工作速度高，但成本高、功耗大、集成度低，主要用作高速小容量存儲器。MOS型RAM：

功耗小、集成度高、成本低，但速度比雙極型RAM低,適宜于構造大容量存儲器。低密度可編程邏輯器件22

MOS型RAM又可進一步分為靜態RAM(SRAM)和動態RAM(DRAM)兩種，相比之下DRAM的集成度更高。

RAM的優點是讀寫方便，使用靈活；缺點是一旦斷電，所存儲的信息便會丟失，它屬于易失性存儲器。低密度可編程邏輯器件232.只讀存儲器ROM

只讀存儲器ROM是一種在正常工作時只能讀出、不能寫入的存儲器。通常用來存放那些固定不變的信息。只讀存儲器存入數據的過程通常稱為編程。

低密度可編程邏輯器件24

只讀存儲器ROM屬于非易失性存儲器，即使切斷電源，ROM中的信息也不會丟失，因而在數字系統中獲得廣泛應用。

根據工藝和編程方法的不同，可分為兩類。

掩膜編程ROM（簡稱MROM）：存放的內容是由生產廠家在芯片制造時利用掩膜技術寫入的。優點是可靠性高，集成度高，批量生產時價格便宜；缺點是用戶不能重寫或改寫，不靈活。

用戶可編程ROM（簡稱PROM）：存放的內容是由用戶根據需要在編程設備上寫入的。優點是使用靈活方便，適宜于用來實現各種邏輯功能。低密度可編程邏輯器件25二.可編程ROM的結構與類型1.PROM的邏輯結構PROM的結構框圖如下圖所示，它主要由地址譯碼器和存儲體兩大部分組成。

地址譯碼器

存儲體………低密度可編程邏輯器件26

圖中，A0～An-1為地址輸入線；為地址譯碼輸出線，又稱為字線；D0～Dm-1為數據輸出線，又稱為位線。地址譯碼器根據輸入地址碼譯出相應字線，有選擇地去驅動相應存儲單元，并通過輸出端D0～Dm-1讀出該單元中存放的m位代碼。

地址譯碼器

存儲體………低密度可編程邏輯器件27容量：將一個n位地址輸入和m位數據輸出的PROM的存儲容量表示為2n×m(位)，意味著存儲體中有2n×m個存儲元，每個存儲元的狀態代表一位二進制代碼。

地址譯碼器

存儲體………低密度可編程邏輯器件28存儲體的結構示意圖如下：低密度可編程邏輯器件29存儲器的角度：PROM由地址譯碼器和存儲體兩大部分組成；邏輯電路角度：PROM的由一個固定連接的與門陣列和一個可編程連接的或門陣列組成。30低密度可編程邏輯器件例如，一個8×3可編程ROM的邏輯結構圖和陣列圖如下：31低密度可編程邏輯器件

為了PROM設計的方便，通常將邏輯結構圖簡化為陣列邏輯圖，簡稱陣列圖。畫陣列圖時，將PROM中的每個與門和或門都簡化成一根線。低密度可編程邏輯器件32上圖的陣列邏輯圖如下圖所示。低密度可編程邏輯器件332.PROM的類型

根據存儲元電路構造的不同，PROM有4種常用的類型。(1)一次編程的ROM(PROM)

所有存儲元均被加工成同一狀態“0”(或“1”)，用戶可通過編程將某些存儲元的狀態改變成另一狀態“1”(或“0”)。這種編程只能進行一次，一旦編程完畢，其內容便不能再改變。低密度可編程邏輯器件34

例如，一種采用雙極型三極管和熔絲組成的PROM。如下圖所示。

熔絲型PROM在每個存儲元位置制作一個帶熔絲的三極管，三極管射極通過一根易熔金屬絲接到相應的位線上。低密度可編程邏輯器件35用戶按字線和位線選擇某個存儲元后，通過施加規定寬度和幅度的脈沖電流，將三極管的熔絲熔斷，使該存儲元的狀態被改變成與原狀態相反的狀態。熔絲一旦斷開，便不可再恢復，因此，編程是一次性的。

PROM與固定ROM相比，增加了靈活性。但因只能一次性編程，加之可靠性較差，故目前很少使用。低密度可編程邏輯器件36(2)可抹可編程ROM(EPROM)

EPROM不僅可由用戶編程存放指定的信息，而且可由用戶通過專用的紫外線燈照射芯片上的受光窗口，將原存儲內容抹去，再寫入新的內容。這一特性是由EPROM中存儲元的電路結構決定的。

EPROM的存儲元通常采用浮柵雪崩注入MOS電路，簡稱FAMOS管，或者疊柵雪崩注入MOS電路，簡稱SIMOS管。低密度可編程邏輯器件37

SIMOS管的結構示意圖、符號和存儲元電路分別如圖(a)、(b)和(c)所示。

低密度可編程邏輯器件38

SIMOS管有兩個重疊的柵極，上面一個為控制柵，在存儲器中與字線相連接；下面的一個被二氧化硅絕緣層包裹著，沒有引出線，如懸浮狀，所以稱作“浮柵”。低密度可編程邏輯器件39當浮柵上沒有電荷時，SIMOS管與普通MOS管一樣，給控制柵加上控制電壓，管子導通；而當浮柵上帶有負電荷時，則襯底感應的正電荷將使得管子的開啟電壓變高，如果給控制柵加上同樣的控制電壓，則管子處于截至狀態。因此，SIMOS管可以利用浮柵上是否帶有負電荷來實現“0”或“1”的存儲。

SIMOS產品在出廠時，所有SIMOS的浮柵均不帶電荷，即存儲單元全為“1”。

低密度可編程邏輯器件40

EPROM雖然具有可反復編程的優點而被廣泛使用，但EPROM只能整體擦除，而且擦除操作比較麻煩。而EEPROM克服了EPROM的這一不足。(3)電可抹可編程ROM(EEPROM)

EEPROM的結構與EPROM相似，但EEPROM在浮柵上增加了一個遂道二極管，編程時可使電荷通過它流向浮柵，而擦除時可使電荷通過它流走，即擦除和編程均用電完成。這種器件不僅工作電流小、擦除速度快，而且允許改寫的次數大大高于EPROM，一般允許改寫1萬次以上。低密度可編程邏輯器件41(4)快閃存儲器(FlashMemory)

快閃存儲器是新一代用電信號擦除的可編程ROM,它既吸收了EPROM結構簡單、編程可靠的優點，又具有EEPROM用隧道效應擦除的快速性，而且集成度可以很高（有時將其歸屬于高密度可編程邏輯器件）。低密度可編程邏輯器件42三.PROM應用舉例

由于PROM是由一個固定連接的“與”陣列和一個可編程連接的“或”陣列組成，所以，用戶只要改變“或”陣列上連接點的數量和位置，就可以在輸出端形成由輸入變量“最小項之和”表示的任何一種邏輯函數。采用PROM進行邏輯設計時，只需首先根據邏輯要求列出真值表，把真值表的輸入作為PROM的輸入，然后根據邏輯函數值確定對PROM“或”陣列進行編程的代碼，畫出相應的陣列圖即可。低密度可編程邏輯器件43

解設4位二進制碼為B3B2B1B0，4位Gray碼為G3G2G1G0，可列出真值表為：二進制數Gray碼二進制數Gray碼B3B2B1B0G3G2G1G0B3B2B1B0G3G2G1G00000000100100011010001010110011100000001001100100110011101010100100010011010101111001101111011111100110111111110101010111001100044

例8.1用PROM設計一個代碼轉換電路，將4位二進制碼轉換為Gray碼。低密度可編程邏輯器件G0G1G2G3“或”陣列“與”陣列B0B1B2B3m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15

選容量為24×4的PROM實現給定功能。根據真值表可畫出PROM的陣列圖。

45低密度可編程邏輯器件

例8.2用PROM設計一個Π發生器，其輸入為4位二進制碼，輸出為8421碼。該電路串行地產生常數π，取小數點后15位數字，即π=3.141592653589793，其邏輯框圖如下圖所示。低密度可編程邏輯器件46

解根據題意，可用一個4位同步計數器控制PROM的地址輸入端，使其地址碼按4位二進制碼遞增的順序進行周期性地變化，以便對所有存儲單元逐個進行訪問，存儲單元中依次存放π的值，輸出則為π的8421碼。低密度可編程邏輯器件47PROM的輸入輸出關系如下表所示：輸入輸出Π二進制數Gray碼

ΠABCDWXYZB3B2B1B0G3G2G1G0000000010010001101000101011001110011000101000001010110010010011031415926100010011010101111001101111011110101001101011000100101111001001153589793低密度可編程邏輯器件48低密度可編程邏輯器件498.2.2可編程邏輯陣列PLA

從實現邏輯函數的角度看，對于大多數邏輯函數而言，并不需要使用全部最小項，尤其對于包含約束條件的邏輯函數，許多最小項是不可能出現的。由于PROM的“與”陣列固定地產生n個輸入變量的全部最小項。因此，PROM的“與”陣列沒有獲得充分利用，使得芯片面積造成浪費。為了克服PROM的不足，產生了一種“與”陣列和“或”陣列均可編程的邏輯器件，即可編程邏輯陣列PLA(ProgrammableLogicArray)。低密度可編程邏輯器件50一.邏輯結構

由一個“與”陣列和一個“或”陣列構成，“與”陣列和“或”陣列都是可編程的。

在PLA中，n個輸入變量的“與”陣列通過編程提供需要的P個“與”項，“或”陣列通過編程形成“與-或”函數式。由PLA實現的函數式是最簡“與-或”表達式。低密度可編程邏輯器件51例如，一個容量為3－6－3的PLA的邏輯結構圖和陣列圖如下：

52低密度可編程邏輯器件

PLA的存儲容量不僅與輸入變量個數和輸出端個數有關，而且還和它的“與”項數(即與門數)有關，存儲容量用輸入變量數(n)、與項數(p)、輸出端數(m)來表示。

前面所示PLA的容量為3—6—3。目前常見的有容量為16—48—8和14—96—8等PLA器件。低密度可編程邏輯器件53二.應用舉例

采用PLA進行邏輯設計，可以十分有效地實現各種邏輯功能。相對PROM而言，PLA更靈活、更經濟、結構更簡單。用PLA設計組合邏輯電路時，一般分為兩步：●將給定問題的邏輯函數按多輸出邏輯函數的化簡方法簡化成最簡“與-或”表達式；

●根據最簡表達式中的不同“與項”以及各函數最簡“與-或”表達式確定“與”陣列和“或”陣列，并畫出陣列邏輯圖。低密度可編程邏輯器件54

例8.3用PLA設計一個代碼轉換電路，將一位十進制數的8421碼轉換成余3碼。

解設ABCD------表示8421碼，WXYZ-----表示余3碼，可列出轉換電路的真值表如下表所示。低密度可編程邏輯器件55ABCDWXYZABCDWXYZ00000001001000110100010101100111001101000101011001111000100110101000100110101011110011011110111110111100dddddddddddddddddddddddd低密度可編程邏輯器件5657根據真值表寫出函數表達式，并按照多輸出函數化簡法則利用卡諾圖進行化簡，可得到最簡與-或表達式如下：低密度可編程邏輯器件

陣列邏輯圖：低密度可編程邏輯器件5859

可編程陣列邏輯(PAL)是一種“與”陣列可編程，“或”陣列固定的邏輯器件。8.2.3可編程陣列邏輯（PAL）

PAL(ProgrammableArrayLogic)是在PROM和PLA的基礎上發展起來的一種可編程邏輯器件。它相對于PROM而言，使用更靈活，且易于完成多種邏輯功能，同時又比PLA工藝簡單，易于實現。低密度可編程邏輯器件60圖(a)給出了一個三輸入三輸出PAL的邏輯結構圖，通常將其表示成圖(b)所示形式。一.PAL的邏輯結構低密度可編程邏輯器件

PAL每個輸出包含的“與”項數目是由固定連接的“或”陣列提供的。在典型邏輯設計中，一般函數約包含3個～4個“與”項，而現有PAL器件最多可為每個輸出提供8個“與”項，因此，使用這種器件能很好地完成各種常用邏輯電路的設計。

PAL器件的結構(包括輸入、輸出、“與”項數目)是由生產廠家固定的。

低密度可編程邏輯器件61從PAL問世至今，大約已生產出幾十種不同的產品，按照PAL的輸出和反饋結構，通?？煞譃?種基本類型：①專用輸出的基本門陣列結構。②帶反饋的可編程I/O結構。③帶反饋的寄存器輸出結構。④加異或、帶反饋的寄存器輸出結構。⑤算術選通反饋結構。低密度可編程邏輯器件62(1)專用輸出的基本門陣列結構

這種結構類型適用于實現組合邏輯函數。常見產品有PAL10H8(10個輸入，8個輸出，輸出高電平有效)，PAL12L6(12個輸入，6個輸出，輸出低電平有效)等。低密度可編程邏輯器件63

下圖表示專用輸出的基本門陣列結構類型的1個輸入、1個輸出、4個“與”項的局部電路。

圖中輸出部分采用或非門，為低電平有效器件。若輸出部分采用或門結構，則為高電平有效器件。有的器件輸出部分采用互補輸出的或門，則稱為互補輸出器件。低密度可編程邏輯器件64(2)帶反饋的可編程I/O結構

帶反饋的可編程I/O結構通常又稱為異步可編程I/O結構。該類PAL器件常見產品有PAL16L8(10個輸入，8個輸出，6個反饋輸入)以及PAL20L10(12個輸入，10個輸出，8個反饋輸入)。低密度可編程邏輯器件65下圖給出了這種結構類型的一個局部電路。該結構類型有何特點呢？低密度可編程邏輯器件66

圖中，最上面一個與門作為輸出三態緩沖器的選通控制。若該與門的輸出為“0”，則三態緩沖器處于高阻狀態，對應的I/O引腳作為輸入使用，這時右邊一個互補輸出緩沖器作為輸入緩沖器用。低密度可編程邏輯器件67相反地，若最上面與門的輸出為“1”，則三態緩沖器為工作狀態，對應I/O引腳作為輸出使用?？梢?，通過編程指定某些I/O端方向，可改變器件輸入/輸出線數目的比例。低密度可編程邏輯器件68(3)帶反饋的寄存器輸出結構

帶反饋的寄存器輸出結構使PAL構成了典型的時序網絡結構。該類器件的典型產品有PAL16R8(8個輸入、8個寄存器輸出、8個反饋輸入、1個公共時鐘和1個公共選通)。低密度可編程邏輯器件69帶反饋的寄存器輸出結構的局部電路如下圖所示。低密度可編程邏輯器件70

圖中，由或門產生的輸出在系統時鐘CLK(公共的)作用下存入到D觸發器中，觸發器的輸出通過帶有公共選通(OE)的三態緩沖器送到輸出端，此輸出是低電平有效。低密度可編程邏輯器件71D觸發器的輸出通過一個緩沖器反饋回“與”陣列，這種反饋功能使PAL構成了典型的時序網絡結構，從而能實現時序邏輯電路功能，例如，加減計數、移位等操作。低密度可編程邏輯器件72(4)加“異或”、帶反饋的寄存器輸出結構

這種結構是在帶反饋寄存器輸出結構的基礎上增加了一個異或門，該類電路的典型產品有PAL16RP8(8個輸入，8個寄存器輸出，8個反饋輸入)。低密度可編程邏輯器件73該類PAL的一個局部電路如下圖所示。

圖中，在D觸發器的D端引入一個異或門，使D端的極性可通過編程設置，這實際上是允許把輸出端置為高電位有效或者低電位有效。低密度可編程邏輯器件74(5)算術選通反饋結構

算術PAL是在綜合前幾種PAL結構特點的基礎上，增加了反饋選通電路，使之能實現多種算術運算功能。算術PAL的典型產品有PAL16A4(8個輸入、4個寄存器輸出、4個可編程I/O輸出、4個反饋輸入、4個算術選通反饋輸入)。低密度可編程邏輯器件75下圖給出了這種結構的一個局部電路。低密度可編程邏輯器件76

圖中，反饋選通電路中的4個或門接收反饋項A和輸入項B，輸出,以此4個項作為邏輯變量送“與”陣列進行編程，可以獲得對A、B進行二元邏輯操作的16種可能的邏輯組合。反饋選通電路的卡諾圖如右圖所示。低密度可編程邏輯器件77下圖給出了反饋選通電路的算術功能編程。低密度可編程邏輯器件78二.PAL設計的一般步驟用PAL進行邏輯設計的一般步驟如下：

低密度可編程邏輯器件建立給定問題的邏輯描述寫出相應的函數表達式選擇合適器件編程實現79

GAL的基本結構與PAL相類似，都是由一個可編程的與陣列去驅動一個固定連接的或陣列，所不同的是輸出部件結構不同。GAL在每一個輸出端都集成有一個輸出邏輯宏單元(OLMC)，允許用戶定義每個輸出的結構和功能。8.2.4通用陣列邏輯（GAL）80低密度可編程邏輯器件典型器件有GAL16V8：GAL16V8芯片是具有8個固定輸入引腳、最多可達16個輸入引腳，8個輸出引腳，輸出可編程的一種GAL器件。

GAL器件具有PAL器件所沒有的可擦除、可重寫及結構可組態等特點。這些特點形成了器件的可測試性和高可靠性，且具有更大的靈活性。81低密度可編程邏輯器件

組成:

由8個輸入緩沖器、8個反饋輸入緩沖器、8個輸出邏輯宏單元OLMC，8個輸出三態緩沖器、“與”陣列以及系統時鐘、輸出選通信號等組成。

其中，“與”陣列包含32列和64行，32列表示8個輸入的原變量和反變量及8個輸出反饋信號的原變量和反變量；64行表示“與”陣列可產生64個“與”項，對應8個輸出，每個輸出包括8個“與”項。低密度可編程邏輯器件82GAL的開發過程：第一步：分析設計要求，完成邏輯設計。第二步：根據邏輯設計結果，選擇GAL器件并對器件進行引腳分配。第三步：根據開發軟件要求，編寫設計源文件，并輸入到計算機中。第四步：調用開發軟件對設計源文件進行編譯、優化以及功能仿真。第五步：硬件編程。第六步：數據校驗。83低密度可編程邏輯器件提綱84

低密度可編程邏輯器件2

PLD概述1

高密度可編程邏輯器件3

在系統編程技術簡介4

復雜可編程邏輯器件（complexprogrammablelogicdevice，簡稱CPLD）是從簡單PLD發展而來的高密度PLD器件。一般由邏輯塊、可編程內部連線區和I/O單元組成。常見CPLD的結構示意圖如下：高密度可編程邏輯器件8.3.1復雜可編程邏輯器件85一、CPLD的結構根據集成規模和設計方法的不同，各生產廠家提供的CPLD在結構上具有各自的特色。目前，常用的CPLD結構有通用互連陣列結構、大塊結構和靈活邏輯單元陣列結構等不同類型。(有關CPLD的介紹見教材中相關部分)二、典型器件最常用的CPLD有Altera公司生產的FLEX10K系列器件。FLEX10K是一種嵌入式的PLD。它采用靈活邏輯單元陣列結構和重復可構造的CMOSSRAM工藝,具有高密度、低成本、低功率等特點，現已成為ALTERACPLD中應用前景最好的器件系列。高密度可編程邏輯器件868.3.2現場可編程門陣列

現場可編程門陣列FPGA（FieldProgrammableGateArray）是20世紀80年代中后期發展起來的一種高密度可編程邏輯器件，它由世界著名的可編程邏輯器件供應商Xilinx公司最初提出。高密度可編程邏輯器件87一、FPGA的結構不同公司生產的FPGA器件在結構和性能上不盡相同，Xilinx公司的XC4000系列FPGA器件的結構示意圖如右圖所示。高密度可編程邏輯器件88二、典型器件

典型器件有Xilinx公司的XC4062XL，該器件包含2304個CLB（構成48×48CLB矩陣）、62000個邏輯門、5376個觸發器、最大用戶I/O達384個、最大RAM位數達73728位。主要組成部分包括：可配置邏輯塊CLB、可編程輸入/輸出塊IOB和可編程互連資源PIR。高密度可編程邏輯器件89提綱90

低密度可編程邏輯器件2

PLD概述1

高密度可編程邏輯器件3

在系統編程技術簡介4

在系統編程(InSystemProgrammable，簡稱ISP)技術是90年代發展起來的一種PLD技術。所謂在系統編程，是指可以在用戶自己設計的目標系統上、為實現預定邏輯功能而對邏輯器件進行編程或改寫。

ISP器件的出現，使數字系統設計更加靈活、方便，為用戶帶來了顯著的經濟效益和時間效益?？梢哉f，ISP技術是PLD設計技術發展中的一次重要變革。在系統編程技術簡介91(1)全面實現了硬件設計與修改的軟件化。(2)簡化了設計與調試過程。(3)容易實現系統硬件的現場升級。8.4.1ISP技術的主要特點(4)可降低系統成本，提高系統可靠性。

(5)器件制造工藝先進，性能參數好。

可由用戶按編程方法構建各種邏輯功能，對器件實現的邏輯功能可以像軟件一樣隨時進行修改和重構。不僅實現了數字系統中硬件邏輯功能的軟件化，而且實現了硬件設計和修改方法的軟件化。

省去了專門的編程設備，功能修改時，無需從系統中取下器件，使方案調整十分方便，可及時處理那些設計過程中無法預料的邏輯變動，大大縮短了系統的設計與調試周期。

采用常規設計構造的系統，要進行硬件升級非常困難，而采用ISP技術設計的系統，可利用系統本身的資源和ISP軟件，立即實現硬件現場升級。

可以實現多功能硬件設計，大大減少在同一系統中使用不同部件的數目，使系統成本顯著下降；可以進行電路板級的測試，提高電路板級的可測試性，使系統可靠性得以改善。

采用E2CMOS工藝，具有集成度高、可靠性高、速度快、功耗低、可反復改寫等優點。在系統編程技術簡介928.4.2ISP邏輯器件一.ISP邏輯器件的類型

目前，市場上提供的ISP邏輯器件可分為ispLSI、ispGAL和ispGDS三種類型。1.ispLSI邏輯器件

ispLSI(在系統編程大規模集成)邏輯器件具有集成度高、速度快、可靠性好、靈活方便等優點，能滿足在高性能系統中實現各種復雜邏輯功能的需要，被廣泛應用于數據處理、圖形處理、空間技術、軍事裝備及通信、自動控制等領域。在系統編程技術簡介93

ISP技術是美國Lattice公司于1991年率先推出的，該公司將ISP技術應用到高密度可編程邏輯器件(HDPLD)中，形成了ispLSI系列高密度在系統可編程邏輯器件。目前，該公司生產的ispLSI器件有4個系列：①基本系列ispLSI1000：適用于高速編碼、總線管理等；

②高速系列ispLSI2000：I/O端口數較多，適用于高速計數、定時等場合，并可用作高速RISC/CISC微處理器的接口；

③高密系列ispLSI3000：集成密度高，能實現非常復雜的邏輯功能，適用于數字信號處理、圖形處理、數據壓縮以及數據加密、解密等；

④模塊化系列ispLSI6000：帶有存儲器和寄存器/計數器，適用于數據處理、數據通信等。在系統編程技術簡介942.ispGAL器件

ispGAL系列器件，是把ISP技術引入到標準的低密度系列可編程邏輯器件中形成的ISP器件。

典型產品：ispGAL22V10

ispGAL22V10是把流行的GAL22V10與ISP技術相結合形成的產品，在功能和結構上與GAL22V10完全相同。

在系統編程技術簡介95

性能：傳輸時延低于7.5ns；系統速度高達111MHz；編程次數可達1萬次以上；編程電源為+5V，無需外接編程高壓電源；與GAL22V10的引腳相互兼容。

適應范圍：高速圖形處理和高速總線管理，狀態控制、數據處理、通信工程、測量儀器以及實現諸如地址譯碼器之類的基本邏輯功能。在系統編程技術簡介963.ispGDS器件

ispGDS(在系統可編程數字開關)是ISP技術與開關矩陣相結合的產物。它標志著ISP技術已從系統邏輯領域擴展到系統互連領域。

ispGDS器件能提供的一種獨特功能是，在不撥動機械開關或不改變系統硬件的情況下，快速地改變或重構印制電路板的連接關系。

ispGDS系列器件非常適合于重構目標系統的連接關系，它使系統硬件可以通過軟件控制進行重構而無需人工干預。在系統編程技術簡介97二.ispLSI邏輯器件的結構

ispLSI是ISP邏輯器件中最早問世、最具代表性的邏輯器件。該系列器件是基于與、或陣列結構的復雜PLD產品。

ispLSI芯片由若干巨塊組成，巨塊之間通過全局布線區GRP連接起來，每個巨塊包括若干個通用邏輯塊GLB、輸出布線區ORP、若干輸入輸出引腳和專用輸入引腳等。

典型產品：ispLSI1016在系統編程技術簡介98ispLSI1016的特性

ispLSI1016是采用E2CMOS工藝制造、PLCC(塑料有引腳芯片載體)封裝的器件。芯片共有44個引腳，其中38個I/O引腳；集成密度為2000等效門，每片含64個觸發器和32個鎖存器；最高工作頻率為110MHz。在系統編程技術簡介2.組成

該器件由2個巨塊、1個全局布線區和1個時鐘分配網絡構成。如右圖所示。每個巨塊含：8個通用邏輯單元GLB，16個I/O單元，2個專用輸入引腳(IN0，IN1或IN2，IN3)，1個輸出布線區ORP及16位輸入總線。器件型號ispLSI1016中的“16”表示器件含有16個GLB。992．組成在系統編程技術簡介1003．主要模塊功能(1)

全局布線區GRP(2)

通用邏輯塊GLB(3)

輸出布線區ORP(4)輸入輸出單元IOC(5)巨塊的輸出使能控制電路(6)時鐘分配網絡

ispLSI1016的引腳排列圖如右圖所示。在系統編程技術簡介1018.4.3ISP器件的開發軟件與設計流程一.ISP器件的開發軟件

目前，常用的ISP器件開發軟件有PDS軟件，Synario軟件，ISPSynarioSystem軟件等。

在系統編程技術簡介1021．PDS軟件

PDS是設計工具軟件，它向用戶提供基于PC機的設計輸入與器件之間的映射關系。利用PDS進行設計時可以采用邏輯描述方式或宏方式，為了簡化設計過程，應盡量使用宏方式。邏輯描述方式是最基本的也是最低一級(門、觸發器級)的方式。而宏(MACRO)是一組預先編好，存放在庫中的邏輯方程，每個宏器件代表一個邏輯模塊，在設計中可作為邏輯器件調用。宏可分為標準宏和用戶宏，它們存于不同的庫中。

在系統編程技術簡介1032．SYNARIO軟件

SYNARIO是美國Lattice公司和DataI/O公司合作開發的一種運行于PC機Windows環境下的通用電子設計工具軟件。該軟件有一個較完善的宏庫，庫中包括各種常用邏輯器件和模塊。設計中能進行邏輯圖輸入和ABEL硬件描述語言輸入，并包括功能模擬顯示和波形顯示。該軟件還具有將多個ABEL設計文件編譯成高密度PLD設計的能力，從而開拓出一條將多個低密度PLD設計升級成為高密度PLD設計的捷徑。在系統編程技術簡介1043．ISPSynarioSystem軟件

ISPSynarioSystem軟件是一個基于SYNARIO的完整的在系統編程設計系統，它具有設計輸入、編譯、邏輯模擬等功能，支持ispLSI器件、ispGAL器件、ispGDS器件以及全系列GAL器件。該軟件系統包括了SYNARIO的全部功能，同樣有較為完善的宏庫，庫中的宏是