第八章雙穩態觸發器和時

序邏輯電路

第一節基本雙穩態觸發器第二節鐘控雙穩態觸發器第三節寄存器第四節計數器第五節集成計數器

習題

目錄第一節基本雙穩態觸發器

時序邏輯電路的概念基本R－S觸發器返回

時序邏輯電路與輸出狀態不僅與輸入變量有關，而且還與系統先前的狀態有關。時序邏輯電路的特點：

包括組合邏輯電路和具有記憶功能的電路或反饋延遲電路。輸入、輸出之間至少有一條反饋路徑。

觸發器是時序邏輯電路的基本單元，是一種具有記憶功能的邏輯電路。能夠儲存一位二值信號。一、時序邏輯電路返回雙穩態觸發器的特點：

具有兩個能自行保持的穩定狀態；根據不同的輸入信號可以置成“1”狀態或“0”狀態；在輸入信號消失后，如果沒有新的信號輸入，能夠保持原狀態，直至下一個新的信號輸入為止。返回二、基本R－S觸發器RDSDQ01101100Q0110兩個輸出端反相，規定Q的狀態為觸發器的狀態。即Q＝0，Q=1時，稱觸發器為0態，又稱復位；Q＝1，Q=0時，稱觸發器為1態，又稱置位。不變*不定RD＝0，SD=1觸發器復位為0態，稱RD為復位端；RD＝1，SD=0觸發器置位為1態，稱SD為置位端。＆A＆BQSDRDQ100101101QQQQ0011RD、SD同為1，觸發器保持原狀態；RD、SD同為0，觸發器狀態無法確定，此情況應避免。返回

與非門組成的R－S觸發器為負脈沖有效。

基本R－S觸發器的約束條件是

RD＋SD＝1邏輯符號QRDSDQ負脈沖有效

基本R－S觸發器的優點：結構簡單，具有記憶功能。

基本R－S觸發器的缺點：輸出直接受輸入控制，具有不定狀態。返回第二節鐘控雙穩態觸發器

鐘控R－S觸發器

JK

觸發器

D觸發器

T′－T

觸發器觸發器邏輯功能的轉換觸發器應用返回一、鐘控R－S觸發器

為使觸發器能按要求在某一時間翻轉，外加一時鐘脈沖CP來控制。＆B＆AQQSDRD＆C＆DCPRSR

SQn+1

0001101110不定CP=0，CP=1，Qn0C、D門被封鎖；1SR復位端RD、置位端SD負脈沖有效，不受CP控制。返回CP＝1時，觸發器才能翻轉。

CP控制觸發器的翻轉時刻，R、S控制觸發器的翻轉狀態。鐘控R－S觸發器為正脈沖有效。邏輯符號

鐘控R－S觸發器的約束條件是

RS＝0QRDSDQSRC返回例1、已知鐘控R－S觸發器（正脈沖有效）的輸入信號RD、R、S波形如圖，試畫出Q的波形。CPQ1234RSRD返回例2、由鐘控R－S觸發器組成的T′觸發器如圖所示，可完成計數功能，試分析其邏輯功能。解：R＝Q

可見，CP脈沖來一個，觸發器翻轉一次，即T′觸發器可記錄CP脈沖個數。

要求CP脈沖寬度要小于觸發器翻轉所需時間，否則在一個CP作用期間，觸發器可能翻轉多次，即“空翻”。QRDSDQSRC

鐘控R－S觸發器的CP對觸發器的控制是在一個時間間隔內，而不是控制在某一時刻。返回二、主從型JK

觸發器QQRDSDCPC主觸發器JKSSRRC從觸發器

主從型JK

觸發器由主觸發器和從觸發器組成，主觸發器和從觸發器時鐘信號反相.

當CP上升沿到來時，主觸發器發生翻轉，當CP下降沿到來時，從觸發器翻轉，從而保證在一個CP周期中，觸發器的輸出只改變一次。

顯然，輸出狀態在CP下降沿到達時改變。因此，這種觸發器為下降沿觸發。返回JKQn+1

0001101101QnQnQQRDSDC主觸發器JKSSRRC從觸發器0100110101QnQnQn復位端RD、置位端SD負脈沖有效，不受CP控制。返回

主從型JK

觸發器將觸發器的翻轉控制在CP下降沿這一時刻。主從型JK

觸發器無不定狀態，組成計數電路，可克服空翻。

主從型JK

觸發器存在一次翻轉的問題。即主觸發器在CP＝1期間只能翻轉一次，要求J、K狀態在CP＝1期間不能變化。邏輯符號負脈沖有效下降沿觸發QRDSDQJKC返回例3、已知JK觸發器（下降沿觸發）的輸入信號J、K波形如圖，試畫出Q的波形（Q初始狀態為0）。CPQ1234JK返回例4、已知各觸發器的初態均為0，A、CP波形如圖，試畫出Q波形。CPJQKACPAQ返回三、D觸發器&1&4&3&2CPDQQDDDSDRD置1阻塞線置0阻塞線置0維持線置1維持線&6&5DQn+1

0101D觸發器僅在CP前沿到達時翻轉，是邊沿觸發器。返回DCPSDRDQQ邏輯符號D

觸發器無不定狀態；克服空翻、一次翻轉現象。Q例5：畫出D觸發器的輸出波形（Qn=0）。CPD123D觸發器的輸出狀態僅取決于CP上升沿到達時刻輸入的狀態。返回例5、已知各觸發器的初態均為0，A、B波形如圖，試畫出Q1、Q2波形。DQ1CDQ2CABABQ1Q2Q1=D1=Qn1Q2=D2=Qn1返回

四、T′－T

觸發器T′觸發器CPSDRDQQT

觸發器CPTSDRDQQTQn+1

0Qn

1返回五、觸發器邏輯功能的轉換JK→D觸發器JK→T

觸發器CPJQKDDJKQn+1

00101101CPJQKTTJKQn+1

000Qn

111Qn返回D→T′觸發器DQCD→JK觸發器JKDQn+1

0001101101QnQn01QnQnDQC&&&&KJ返回74LS112

雙JK觸發器74LS373

具有三態門的8D74LS1746D觸發器74LS1754D觸發器74LS74

雙D觸發器常用觸發器集成電路（TTL）六、觸發器應用返回74LS175外部引線圖12374LS17545678910111213141516RDVCCGNDCPD4D2D1D3Q1Q4Q1Q3Q2Q2Q4Q34D觸發器74LS175公共CP、RD端返回四人搶答電路74LS175CP&3+5V+5VD1

ＲＤS1S2S3S4L1CPRR&1&2L2L3L4D2

D3

D4

Q1Q2Q3Q4Q4Q3Q1Q2返回例6、已知各觸發器的初態均為0，D、RD

波形如圖，試畫出Q1、Q2波形。RDQ1Q2CPDQ1CJQ2CDCPKQ1Q2RD返回例7、已知各觸發器的初態均為0，A、B、C波形如圖，試畫出Q波形。JQCP≥1ABCK≥1≥1CPABCBCK001ABCJ01010111101111011111JKQ返回第三節寄存器

數碼寄存器移位寄存器集成寄存器返回一、數碼寄存器

寄存器是用于存放各種數碼和指令的時序電路。由N個觸發器組成的寄存器，能存儲N位二進制代碼。按功能分為數碼寄存器和移位寄存器。

數碼寄存器寄存數碼時是從存入端同時存入，取出時又同時從取出端取出，所以又稱為并行輸入并行輸出寄存器。返回1011清零寄存取出0000101101001011返回二、移位寄存器

移位寄存器按移位方向不同又分為左移、右移和雙向移位三種。110100111101返回74LS194

四位雙向移位寄存器74LS164

八位串入／并出移位寄存器74LS395四位移位寄存器常用寄存器集成電路返回三、集成寄存器返回0111100011011直接清零(異步)保持右移(從QA向右移動)左移(從QD向左移動)并行輸入CLRCPS1S0功能74LS194功能表UCCQAQBQCQDS1S0CP161514131211109CT74LS19413456782ABCDRLCLRGND右移串行輸入右移串行輸入控制端輸出端時鐘清零并行輸入返回

用兩片74LS194接成8位雙向移位寄存器RQAQBQCQDL

74LS194

CP

ABCD

CLRRQAQBQCQDL

74LS194

CPABCD

CLRS1S0S1S0并行輸入并行輸出右移串入左移串入第四節計數器

異步二進制計數器同步二進制計數器十進制計數器返回

計數器是統計輸入脈沖個數的邏輯部件。除用于直接計數外，還可以用于定時、分頻、產生節拍脈沖以及進行數字運算等等。按計數功能分類加法計數器減法計數器可逆計數器按數制分類二進制計數器二－十進制計數器按觸發器翻轉次序分類同步式計數器異步式計數器返回一、異步二進制計數器

異步二進制加法計數器F1JQCPKQ0Q2F0JQKF2JQKQ10012345670計數順序等效十進制數Q2Q1Q0000010101111100000111000011J0＝K0＝1J1＝K1＝1J2＝K2＝1CP1＝Q0CP2＝Q112345678

狀態表返回CP

時序圖12345678Q2Q0Q1

若CP的頻率為f0，則Q0、Q1、Q2的頻率分別為f0／2，f0／4，f0／8。所以計數器有分頻作用。返回

一個觸發器可表示一位二進制數，n個觸發器可表示n位二進制數，構成n位二進制計數器，也可稱為2n進制計數器。可計（2n－1）個脈沖，實現2n分頻。如：四觸發器構成的計數器，稱為2n＝16進制計數器。可計15個脈沖，實現16分頻。D觸發器構成的異步二進制加法計數器F1QCPDQ0Q2F0QDF2QDQ1返回

異步二進制減法計數器F1JQCPKQ0Q2F0JQKF2JQKQ1J0＝K0＝1J1＝K1＝1J2＝K2＝1CP1＝Q0CP2＝Q10076543210計數順序等效十進制數Q2Q1Q010111101001010000001000112345678

后端觸發器的CP引自前端的Q,故前端觸發器由0→1時，后端才發生翻轉。101

狀態表返回

時序圖CP12345678Q2Q0Q1思考題：若用D觸發器組成異步二進制減法計數器，應如何連接返回二、同步二進制計數器F1JQCPKQ0Q2F0JQKF2JQKQ1＆J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q0Q1翻轉條件：Q0＝1，F1翻轉Q0Q1＝1，F2翻轉

觸發器在滿足翻轉條件的情況下，CP脈沖到來時可同時翻轉，其速度比異步式快。返回三、十進制計數器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQK

異步十進制計數器J0＝K0＝1J2＝K2＝1J1＝Q3K1＝1J3＝Q2Q1K3＝1CP1＝CP3

＝Q0CP2＝Q1返回00000000101010111010000011000001112345678

狀態表910010111000000CPQ3Q2Q1Q0J3=Q2Q1J2=K2=1

J1=Q3J0=K0=1

K3=1

K1=1

CP1＝CP3

＝Q0CP2＝Q101111111111111111111111111111111111111111111111111111111111110000011001111111100返回CP

時序圖Q2Q0Q112345678910Q3返回

同步十進制計數器F1JQCPKQ0Q2F0JQKF2JQKQ1Q3F3JQKJ0＝K0＝1J2＝K2＝Q0Q1J1＝Q0Q3K1＝Q0J3＝Q2Q1Q0K3＝1返回例1、在圖示電路中，試列出狀態表，并分析其邏輯功能。（原狀態000）F1JQ1CPKF0JQ0KF2JQ2KJ1＝Q0圖示電路為同步計數器K0＝Q1J0＝Q1Q2J2＝Q0Q1K1＝Q2K2＝Q1001101001000111234500CPQ2Q1Q0J2K2J1K1J0K00110000110000001001110011110001006

狀態表010100000電路為同步六進制計數器返回例2、在圖示電路中，試列出狀態表，畫出Q0、Q1、Q2的波形，并分析其邏輯功能（原狀態000）F1JQ1CPKF0JQ0KF2JQ2K圖示電路為同步計數器K0＝Q2J0＝1J1＝Q2J2＝Q1K2＝Q1K1＝Q0返回0111110000001112345

狀態表10CPQ2Q1Q0010001110001001000111111011111010

時序圖CP12345Q0Q1Q2電路為同步五進制計數器J2=Q1J1=Q2J0=1

K2=Q1K1=Q0K0=Q2返回例3、在圖示電路中，試列出狀態表，并分析其邏輯功能（原狀態000）F1JQCPKQ0Q2F0JQKF2JQKQ1J1＝K1＝1J2＝Q0Q1K2＝1J0＝Q2K0＝1CP0＝CP2

＝CPCP1＝Q0圖示電路為異步計數器CPQ2Q1Q0J2K2J1K1J0K0

狀態表000101000011123401011111111111111111111001011110000050電路為異步五進制加法計數器返回例4、在圖示電路中，X為控制信號，取0或1，試列出狀態表，并分析其邏輯功能（原狀態000）F2JQCPKQ1F1JQKQ2=1XJ1＝K1＝1J2＝K2＝XQ1CPQ2Q1XCPQ2Q1X0123400000001001110011111012341000011100X＝0電路為四進制加法計數器；X＝1電路為四進制減法計數器；返回第五節集成計數器T4293T429074LS90返回一、T4293（二－八－十六進制計數器）RDJQCP0KQ1Q2RDJQKRDJQKQ0RDJQKCP1&R01R02Q3R01R02

Q3Q2Q1Q0

1100000計數

0計數CP0、CP1為時鐘輸入端，R01、R02為復位端，當R01＝R02＝11時，計數器清零。GNDQ1123414131211+－++5V1098567T4293R01Q2R02Q0Q3CP0CP1八進制二進制十六進制返回例1、用T4293分別接成五、九進制計數器。

當用N進制計數器來完成M進制計數功能時(N>M)，將輸出端信號反饋到復位端，強迫計數器在順序計數過程中越過(N－M)個狀態。五進制選用CP1為輸入，Q3～Q1為輸出。000→001→010→011000←100101Q3接R01，Q1接R02Q3Q2Q1＝101，R01＝

R02＝1，復位Q3Q2Q1Q0

T4293CP1

R02R01CP0九進制0000→1000計數至1001，復位

選用CP0為輸入，Q3～Q0為輸出。Q3接R02，Q0接R01、CP1，

Q3Q0＝11，R01＝

R02＝1，復位Q3Q2Q1Q0

T4293CP1

R02R01CP0返回二、T4290（二－五－十進制計數器）GNDQ1123414131211+－++5V1098567T4290R01Q2R02Q0Q3CP0CP1S91S92CP0、CP1為時鐘輸入端，R01、R02為復位端，S91、S92為置9端。當R01R02＝11時，計數器清零；當S91S92

＝11時，計數器置9。脈沖由CP0輸入，Q0輸出，為二進制；脈沖由CP1輸入，Q3～Q1輸出，為五進制；脈沖由CP0輸入，Q3