第6章門電路和組合邏輯電路第6章門電路和組合邏輯電路6.1 數字電路概述6.2

邏輯代數基礎6.3 邏輯門電路6.4

集成門電路6.5 邏輯組合電路的分析與設計6.6 常用集成組合邏輯電路6.7 組合邏輯電路的Multisim仿真小結第6章重點各種邏輯門(與門、或門、非門、與非門、或非門、與或非門、異或門、傳輸門、三態門等）的邏輯符號、邏輯表達式和真值表組合邏輯電路的分析與設計方法編碼器、譯碼器TTL電路、MOS電路的特點6.1數字電路概述u正弦波信號tut方波信號電子電路中的信號模擬信號數字信號隨時間連續變化不連續變化模擬電路數字電路邏輯電路數字電路組合邏輯電路時序邏輯電路電路的輸出狀態完全由當時的輸入狀態決定，與電路原來的狀態無關，沒有記憶功能。電路的輸出狀態不僅與當時的輸入狀態有關，而且還與電路原來的狀態有關，具有記憶功能。主要由觸發器組成主要由門電路組成一、數字電路的特點1、晶體管工作在開關狀態；2、對信號大小的要求減弱，抗干擾能力強；3、主要研究輸出與輸入之間的邏輯關系，用邏輯代數方法，表達功能用真值表、邏輯表達式、波形圖。二、二進制數

（開關通斷，三極管飽和截止，低電平高電平等）

二進制數（Binary,B）：逢二進一

二—十進制（Decimal，D）轉換，0~9的轉換碼

八進制（Octonary，O)

十六進制（Hexadecimal，H）三、數字脈沖信號正脈沖負脈沖脈沖幅度A脈沖前沿脈沖后沿脈沖寬度tp脈沖周期T脈沖頻率f上升時間tr下降時間tf占空比Atrtf后沿后沿前沿前沿0110正邏輯系統負邏輯系統四、邏輯電平與正負邏輯ViVoKUccR只要能判斷高低電平即可，如TTL電平10VLVH模擬信號速度測量例 脈沖信號速度測量例五、舉例0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=110=01=邏輯代數的基本定律（一）基本運算規則A+0=AA+1=1A?0=0?A=0A?1=1?A=A常量與常量常量與變量基本邏輯：邏輯與:A

?B=AB邏輯或:A+B邏輯非:6.2邏輯代數基礎（二）基本代數規律交換律結合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數不適用!（三）吸收規則1.原變量的吸收：A+AB=A證明：A+AB=A(1+B)=A?1=A利用運算規則可以對邏輯式進行化簡。例如：被吸收2.反變量的吸收：證明：例如：被吸收3.混合變量的吸收：證明：例如：1吸收4.反演定理：可以用列真值表的方法證明：邏輯表達式的化簡：邏輯表達式的轉換：（要求與非門實現時）1.與門電路“與”邏輯：所有條件滿足，事件才發生。開關：閉合為1，打開為0。燈：亮為1，不亮為0。邏輯表達式F=A?B?C&ABCF邏輯符號AFBC00001000010011000010101001101111真值表有0出0，全1出1有低出低，全高出高電路EFABC6.3邏輯門電路6.3.1基本邏輯門門：即開關，條件滿足，信號通過；條件不滿足，信號不能通過。“與”邏輯實現電路：如二極管與門電路。2.或門電路“或”邏輯：只要有條件滿足，事件就發生。邏輯表達式F=A+B+C有1出1，全0出0有高出高，全高出高電路AEFBC真值表AFBC00001001010111010011101101111111邏輯符號1ABCF“或”邏輯實現電路：如二極管或門電路。3.非門電路“非”邏輯：條件滿足，事件不發生；條件不滿足，事件發生。有1出0，有0出1有高出低，有低出高取反邏輯符號AF1邏輯表達式F=A電路AEF真值表AF0110“非”邏輯實現電路：如三極管非門電路。“與”、“或”、“非”是三種基本的邏輯關系，任何其它的邏輯關系都可以以它們為基礎表示。1.與非門F=A?B?C 有0出1，全1出0。（兩步）2.或非門F=A+B+C 有1出0，全0出1。

6.3.2復合門電路ABCDF&13.與或非門F=AB+CD真值表？F=1，A、B、C、D=？4.異或門F=AB=1ABFABF000011101110ABF0010101001115.同或門=1ABFF=AB例：

與門、或門、與非門、或非門、異或門、同或門的輸入A、B的波形如圖所示，輸出分別為F1、F2、F3、F4、F5、F6。根據輸入A、B的波形，畫出各輸出端的波形。

解：根據它們的邏輯關系，可畫出波形圖如圖所示。

注意！！作圖時要用尺畫并對齊。&AF符號功能表低電平起作用三態門&ABF高電平起作用6.3.3其它門電路傳輸門uiuoCCC=1C=0C=0C=1&AFEA&AFEA&AFEA總線二極管與門FD1D2AB+12VFD1D2AB-12V二極管或門R1DR2AF+12V+3V三極管非門嵌位二極管R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門與非門分立元件門電路缺點1、體積大、工作不可靠。2、需要不同電源。3、各種門的輸入、輸出電平不匹配。6.5組合邏輯電路的分析與設計6.5.1組合邏輯電路的分析已知電路結構找出輸入輸出之間的邏輯關系

1、由前至后逐級求出各個邏輯門的邏輯關系表達式。分析步驟：2、用邏輯代數或卡諾圖對邏輯代數進行化簡。3、列出輸入輸出狀態真值表4、分析和歸納功能，得出結論。例1：分析下圖的邏輯功能。

&&&ABF真值表相同為“1”不同為“0”同或門=1例2：分析下圖的邏輯功能。

&&&&ABFABF000011101110真值表相同為“0”不同為“1”異或門=1例3：分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖11&2&3&4AMB1F=010被封鎖1多路選擇器（二選一）例4：分析下圖的邏輯功能&&1ABF1F3F211直接列真值表6.5.2組合邏輯電路的設計任務要求最簡單的邏輯電路1、定義1和0（正邏輯）2、根據實際問題的邏輯含義，列出真值表。設計步驟：3、求出邏輯代數表達式，并進行化簡。4、設計邏輯電路（與非門實現）例1：設計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，否則不亮。解：1、首先指明邏輯符號取“0”、“1”的含義。輸入：同意為1，不同意為0；輸出：通過是1，否則是0。3、寫出邏輯代數表達式并化簡。（方法之一：與或表達方式）F=ABC+ABC+ABC+ABC☆+ABC+ABC(添加項）=(A+A)BC+(B+B)AC+(C+C)ABF=BC+AC+ABF=BC+AC+AB=BCACAB與非形式2、列真值表4、根據邏輯表達式畫出邏輯圖。&1&&ABBCF F=BCACAB&&&&ABCF組合邏輯電路設計以芯片少,品種少為優6.6常用集成組合邏輯電路編碼：用代碼表示各種對象或信號的過程。生活中編碼郵政編碼，學號等。編碼器：具有編碼功能的邏輯電路。二進制編碼器：將一系列信號狀態編制成二進制代碼。N位二進制代碼有2n種不同的組合，表示2n個信號。設計編碼器的過程與設計一般的組合邏輯電路相同，首先要列出狀態表，然后寫出邏輯表達式并進行化簡，最后畫出邏輯圖。6.6.1編碼器8-3編碼器邏輯圖編碼表例：八線-三線編碼器設八個輸入端為I1I8，八種狀態，與之對應的輸出設為F1、F2、F3，共三位二進制數。1.二進制編碼器2.二—十進制編碼器用二進制代碼表示十進制數：BCD碼。輸入（十進制數）DCBAY0（0）0000Y1（1）0001Y2（2）0010Y3（3）0011Y4（4）0100Y5（5）0101Y6（6）0110Y7（7）0111Y8（8）1000Y9（9）1001圖？8421碼：譯碼器的輸入：一組二進制代碼譯碼器的輸出：一組高低電平信號6.6.2譯碼器和數字顯示器譯碼：將代碼翻譯成各種對象或信號的過程。譯碼器：具有譯碼功能的邏輯電路。二進制譯碼器：將二進制翻譯成電路的某種狀態。將n種輸入的組合譯成2n種電路狀態。也叫n---2n線譯碼器。2-4線譯碼器74LS139的內部線路&&&&A1A0輸入控制端輸出74LS139管腳圖一片139種含兩個2-4譯碼器74LS139的功能表“—”表示低電平有效。1.二進制譯碼器2.二—十進顯示譯碼器二-十進制編碼顯示譯碼器顯示器件在數字系統中，常常需要將運算結果用人們習慣的十進制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件共陽數碼管（0亮） 共陰數碼管（1亮）顯示譯碼器：11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖消隱控制端74LS49與七段顯示器件的連接：bfacdegbfacdegBIDCBA+5V+5V74LS49是集電極開路，必須接上拉電阻6.6.3數據選擇器與數據分配器從一組數據中選擇一路信號進行傳輸的電路，稱為數據選擇器。A0A1D3D2D1D0W控制信號輸入信號輸出信號數據選擇器類似一個多投開關。選擇哪一路信號由相應的一組控制信號控制。思考題1、分析邏輯電路的步驟是什么？2、設計邏輯電路的步驟是什么？1、什么是編碼器？什么是二——十進制編程器？2、什么是譯碼器？什么是二——十進制顯示譯碼器？3、什么是數碼管的共陰極接法？習題：P1756-5，6-6，6-9，6-106.4集成門電路與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據電路內部的結構，可分為DTL（Diode-T-Logic）、TTL（Transister-T-Logic）、HTL（HighThresholdLogic）、MOS管集成門電路。6.4.1TTL與非門速度、帶負載能力+5VFR4R2R13kV2R5R3V3V4V1V5b1c1ABC1、任一輸入為低電平（0.3V）時“0”1V不足以讓V2、V5導通三個PN結導通需2.1V+5VFR4R2R13kR5V3V4V1b1c1ABC1、任一輸入為低電平（0.3V）時“0”1Vuouo=5-uR2-ube3-ube43.6V高電平！+5VFR4R2R13kV2R5R3V3V4V1V5b1c1ABC2、輸入全為高電平（3.4V）時“1”全導通電位被嵌在2.1V全反偏1V截止2、輸入全為高電平（3.4V）時+5VFR2R13kV2R3V1V5b1c1ABC全反偏“1”飽和uF=0.3V此電路電壓傳輸特性主要參數測試電路&+5Vuiu01、輸出高電平UOH

典型值為3.5V，產品規范值UOH

2.4V2、輸出低電平UOL典型值為0.35V，產品規范值UOH

0.4V3、關門電平Uoff低電平上限值，反映抗正向干擾能力。Uoff

0.8V4、開門電平Uon高電平下限值，反映抗負向干擾能力。Uon

1.8V5、扇出系數N

帶同類IC的數量，N8&&？6、平均傳輸時間tuiotuootpd1tpd250%50%tpd40nS1、懸空的輸入端相當于接高電平。2、為了防止干擾，可將懸空的輸入端接高電平。說明集電極開路的與非門（OC門）+5VFR2R13kT2R3T1T5b1c1ABC集電極懸空&符號！使用時需要外接電阻，也可直接接負載線與功能輸出端可相連&&+UCCABCDEFY=ABCDEF

MOS門電路MOS集成門電路PMOSNMOSCMOS型號系列CC4000B,MC14500CD4000工藝簡單速度高功耗極小,電源電壓范圍寬,