第四章：單極型器件§4.1金半接觸§4.2肖特基勢壘二極管§4.3歐姆接觸§4.4結型場效應晶體管§4.5肖特基柵場效應晶體管§4.6異質結MESFET2/2/20231半導體器件物理簡介單極型器件是指基本上只有一種類型的載流子參與導電過程的半導體器件。主要討論以下五種類型的單極型器件：金屬半導體接觸(M/SSBD)；結型場效應晶體管（JFET）；金半(肖特基柵)場效應晶體管（MESFET）；金屬氧化物半導體二極管(MOSDiode)；金屬氧化物半導體場效應晶體管（MOSFET）2/2/20232半導體器件物理金半接觸：

在電學性能上類似于單邊突變結，但能作為具有高速響應特性的多數載流子工作器件來用。重摻雜半導體上的金半接觸是歐姆接觸的最重要形式。JFET：

基本上是一個由電壓控制的電阻。這種器件利用一個反向偏置的pn結作為柵電極去控制電阻，從而控制兩個歐姆結之間的電流。MESFET：

類似JFET，MESFET用金半整流接觸去代替pn結作柵極。JFET和MESFET都可以用具有高電子遷移率的半導體材料制造，對于高速IC，具有非常好的優點。其次，FET在大電流下具有負溫度系數，即電流隨溫度的增加而減小，這個特點導致更均勻的溫度分布，而且即使有源面積很大，或在許多器件并聯使用時，其熱穩定性也非常好。2/2/20233半導體器件物理§4.1金屬—半導體接觸第一個實用的半導體器件是由金屬－半導體點接觸形成的整流器，是一根金屬觸須壓在半導體表面上構成的，這種半導體器件從1904年開始已經得到很多應用。金屬—半導體接觸可形成整流器。1938年，肖特基提出，半導體內穩定的空間電荷形成的勢壘可能有整流作用。由此產生的勢壘模型就是所謂肖特基勢壘。金屬—半導體形成的結稱為肖特基結。金屬—半導體接觸也可能是非整流性的,即不管所加電壓極性如何，接觸電阻均可忽略，這種金屬—半導體接觸稱為歐姆接觸。為實現電子系統中的相互連接，所有半導體器件和集成電路都必須有歐姆接觸。2/2/20234半導體器件物理M/S接觸的形成M/S結構通常是通過在干凈的半導體表面淀積金屬而形成。利用金屬硅化物（Silicide）技術可以優化和減小接觸電阻，有助于形成低電阻歐姆接觸。2/2/20235半導體器件物理1、能帶關系金屬和半導體接觸時，由于金屬的功函數一般和半導體的功函數不同，而存在接觸電勢差，結果在接觸界面附近形成勢壘，通常稱為肖特基勢壘。功函數是費米能級和真空能級的能量差（即對于金屬為qфm，對于半導體為qфs）。半導體導帶底和真空能級能量差稱為電子親和能q。金屬半導體的接觸勢壘是指電子從金屬進入半導體必須克服的勢壘的高度。2/2/20236半導體器件物理★金屬和半導體的功函數功函數:W=EVAC-EF,

(

EVAC--真空中靜止電子的能量,亦記作E0)功函數給出了固體中EF處的電子逃逸到真空所需的最小能量.

2/2/20237半導體器件物理金屬功函數Z2/2/20238半導體器件物理關于功函數的幾點說明:①對金屬而言,功函數Wm可看作是固定的.功函數Wm標志了電子在金屬中被束縛的程度.對半導體而言,功函數與摻雜有關②功函數與表面有關.③功函數是一個統計物理量2/2/20239半導體器件物理對半導體,電子親和能χ是固定的,功函數與摻雜有關

半導體功函數與雜質濃度的關系?

n型半導體:WS=χ+(EC-EF)

?p型半導體:WS=χ+[Eg-(EF-EV)]2/2/202310半導體器件物理熱平衡情形下M/S接觸的能帶圖假設金屬與半導體功函數差為：Wms，且一般情況下不為0。當金屬和半導體形成接觸時，如果二者的功函數不同（費米能級不等），則會發生載流子濃度和電勢的再分布，形成肖特基勢壘。通常會出現電子從功函數小（費米能級高）的材料流向功函數大的材料，直到兩材料體內各點的費米能級相同（即Ef＝常數）為止。半導體體內載流子的再分布會形成載流子耗盡或積累，并在耗盡區或積累區發生能帶彎曲，而在金屬體內的載流子濃度和能帶基本沒有變化。2/2/202311半導體器件物理★金屬和半導體接觸電勢差一種典型情況:討論M/n型半導體①接觸電勢差--為了補償兩者功函數之差,金屬與半導體之間產生電勢差:Vms=(Ws–Wm)/e?當Wm>Ws,

Vms<0(金屬一邊低電勢)（阻擋層）?通常可認為接觸電勢差全部降落于空間電荷區.2/2/202312半導體器件物理2/2/202313半導體器件物理②半導體一邊的勢壘高度:

VD

=∣Vms∣③表面勢—半導體表面相對于體內的電勢

Vs=Vms④金屬一邊的勢壘高度(肖特基勢壘--SB):

eΦSB

=eΦns=

Wm–χ

?常常選擇ΦSB為描述金屬/半導體接觸勢壘的基本物理量(ΦSB幾乎與外加電壓無關)2/2/202314半導體器件物理能帶電荷分布電場分布2/2/202315半導體器件物理M/S接觸的電勢分布和Poisson方程2/2/202316半導體器件物理2/2/202317半導體器件物理★金屬/半導體接觸的幾種情況對M/n型半導體:

?

Wm>Ws能帶上彎--電子勢壘

空間電荷—電離施主

?Wm<Ws能帶下彎--電子勢阱空間電荷—電子積累勢壘—阻擋層,勢阱—反阻擋層2/2/202318半導體器件物理Wm>Ws電子勢壘Wm<Ws電子勢阱2/2/202319半導體器件物理對M/p型半導體:

?Wm>Ws能帶上彎--空穴勢阱空間電荷—空穴積累

?Wm<Ws能帶下彎--空穴勢壘空間電荷—電離受主勢壘—阻擋層,勢阱—反阻擋層2/2/202320半導體器件物理Wm<Ws空穴勢壘Wm>Ws空穴勢阱2/2/202321半導體器件物理當金屬與半導體形成緊密接觸時，在熱平衡下兩種材料的費米能級必須相等。此外，真空能級必須是連續的。對于這種理想的情況，勢壘高度qфBn就是金屬功函數和半導體電子親和能之差，2/2/202322半導體器件物理同樣，對于理想的金屬與P型半導體的接觸，其勢壘高度可用類似步驟確定：2/2/202323半導體器件物理對給定的半導體，任何金屬在n型襯底和p型襯底上的勢壘高度之和總等于n型半導體的自建電勢為又有：其中qVn為半導體的導帶底和費米能級之差2/2/202324半導體器件物理金屬與n型半導體接觸，金屬一側有負表面電荷，半導體一側存在等量的但極性相反的正空間電荷。這種電荷分布和具有同樣電場分布的P+-N結完全相同，由此得到半導體表面耗盡層寬度為：金屬相對n型半導體加正電壓（正向偏置）時，上式中外加電壓V取正值；金屬相對n型半導體加負電壓即反向偏置時，外加電壓V取負值。2/2/202325半導體器件物理半導體內單位面積的空間電荷QSC（C/cm2）和單位面積耗盡層電容C（F/cm2）可表示為：測量出C－V曲線，即可得到雜質分布或者2/2/202326半導體器件物理2、界面態對勢壘高度的影響理論上,金屬一邊的勢壘高度

eΦSB

=eΦns=

Wm–χ實際上,ΦSB常常與金屬的種類關系不太大,而主要取決于表面態(界面態)的影響:n型Si和n型GaAs的勢壘高度測量值顯示，ΦBn隨Wm的增大而增大，但不是直線，這是因為在實際的金屬半導體接觸中，由于晶格不連續，在接觸界面處產生大量的能量狀態，這些能量狀態叫做界面態或表面態，它們連續分布在禁帶內，可能起施主或受主作用，影響勢壘高度的實際值，對Si和GaAs，n型勢壘高度被低估，p型勢壘高度被高估。2/2/202327半導體器件物理半導體表面處,禁帶中存在表面態.半導體與其表面態通過交換電子,達到相互平衡由于表面態的存在,半導體表面產生空間電荷區,能帶彎曲.2/2/202328半導體器件物理為了描述半導體表面態，引入中性能級qΦ0：當qΦ0以下的表面態全部被電子占據，而以上的全部空出時，半導體表面是中性的。低于qΦ0的界面態沒有電子占據時帶正電，作用相當于施主，高于qΦ0的界面態被電子占據時帶負電，作用相當于受主。如果qΦ0與半導體的EF重合，則界面態和半導體內部沒有電子交換，界面的凈電荷為0。如果qΦ0>EF，則電子從表面向體內轉移，界面凈電荷為正，qΦ0<EF，電子從體內向表面轉移，界面凈電荷為負。

2/2/202329半導體器件物理以M/n型半導體為例,且Wm>Ws.①

單獨考慮表面態:表面態在能隙中形成一個能帶.?設表面態的電中性能級距價帶頂為eΦ0由表面態的帶電狀態,表面態可分為:?施主型表面態—被電子占據時,呈電中性,失去電子后,呈正電性.?受主型表面態—空態時,呈電中性,得到電子后,呈負電性.2/2/202330半導體器件物理對大多數半導體,表面態電中性能級距價帶頂大約有eΦ0=?Eg?對p型半導體,本征表面態常為施主型?對n型半導體,本征表面態常為受主型2/2/202331半導體器件物理②半導體與其表面態通過交換電子,達到相互平衡,具有統一的EF.當表面態的密度很大,EF被表面態釘扎(釘扎于表面態電中性能級).

?對n型半導體:eVD=Eg–eΦ0–(Ec–EF)n

?對p型半導體:eVD=eΦ0–(EF–EV)p2/2/202332半導體器件物理③考慮金屬/半導體:當帶有表面態的半導體與金屬接觸,要考慮這三者之間的電子交換.平衡時,金屬,表面態和半導體具有統一的EF.2/2/202333半導體器件物理對金屬/半導體接觸勢壘的小結:仍以M/n-S,勢壘接觸(Wm>Ws)為例:

eΦSB

=eVD+(Ec–EF)n

?當不考慮表面態:eΦSB

=

Wm–χ

?當表面態的密度很高:

eΦSB

=Eg–

eΦ0--肖特基勢壘高度與金屬的Wm無關.

2/2/202334半導體器件物理?一般情況下,可介于二者之間,則有:eΦSB

=(1-S)(Eg–

eΦ0)+S(

Wm–χ)?S稱為界面行為因子(與半導體材料有關,與制造工藝有關)

?

當表面態密度很小,S1

?

當表面態密度很大,S02/2/202335半導體器件物理3、肖特基效應鏡像力使肖特基勢壘高度降低。半導體中距離金屬表面x處的電子會在金屬上感應一個正電荷，這個正電荷稱為鏡像電荷，電子與這個正電荷之間的引力等于電子與位于－x處等量正電荷之間的靜電引力，稱為鏡像力。由庫侖定律，鏡像力為：

距離金屬表面x處的電子的勢能等于把無窮遠處的一個電子遷移到x處需要作的功，因此：

2/2/202336半導體器件物理這個勢能疊加到理想肖特基勢能上，將使原來的肖特基勢壘曲線在x＝0處下降，即肖特基勢壘降低，這種效應稱為肖特基效應。大電場下，肖特基勢壘被鏡像力降低很多。鏡像力使肖特基勢壘降低的前提是金屬表面附近的半導體導帶底要有電子存在，勢壘本身的高度由金半功函數和表面態決定，與電子是否存在無關。所以在測量勢壘高度時，如果所用方法與電子在金屬與半導體間的輸運有關，則所得結果將比實際值要低。如果測量方法只與耗盡區的空間電荷有關，而不涉及電子輸運，如電容法，則測量結果不受鏡像力影響。同樣，空穴也產生鏡像力，它使半導體能帶的價帶頂在邊界附近向上彎曲，使接觸處能帶變窄。2/2/202337半導體器件物理肖特基勢壘高度對實用肖特基勢壘二極管SBD的電學性質有重要影響，連續調整肖特基勢壘高度的方法有：①用金屬的合金作為肖特基勢壘金屬，所得勢壘高度隨合金的組分線性變化；②在不同氣氛下對半導體表面或金半勢壘進行熱處理，從而改變金半之間薄界面層厚度和性質，以此改變肖特基勢壘高度，但較難得到穩定的器件性能；③在半導體表面作摻雜層。是目前廣泛使用的方法，為使有效勢壘降低，表面層摻入與半導體襯底同型的雜質，為使有效勢壘高度增加，則在表面層摻入與襯底反型的雜質。2/2/202338半導體器件物理§4.2肖特基勢壘二極管（SBD）肖特基勢壘中的電流主要由半導體中的多子承擔，沒有少子的注入和復合問題，故比pn結二極管有優良的高頻特性。SBD通常采用遷移率大的n型材料制造。開關速度比pn結二極管大4個數量級。根據工作狀態、結構特點和應用范圍，可用于微波檢波和混頻（正向IV非線性），肖特基變容管（CV特性），箝位二極管（正向導通），光電二極管，雪崩二極管（反偏勢壘特性）以及作為MESFET的控制柵極。2/2/202339半導體器件物理1、典型結構在n＋襯底外延1μm厚的輕摻雜層，電阻率約1Ωcm，外延層的作用是加寬耗盡層，減小耗盡層電容，提高二極管的擊穿電壓，p＋保護環可以避免反向應用時的邊緣擊穿和溝道效應。勢壘金屬用蒸發、濺射、電鍍等方法沉積于清潔的半導體材料上，要在高真空下，防止形成界面氧化層。金屬材料主要有Au、Al、Pt、W、Ti、Ni、Ag及其合金，襯底材料主要有Si、GaAs、InP、SiC、ZnO等。2/2/202340半導體器件物理2/2/202341半導體器件物理2、伏安特性的定性圖象①定性圖象--阻擋層的整流作用:(仍討論M/n-S形成電子勢壘)

M/S接觸是多子器件.對M/n-S形成的電子勢壘,其輸運特性主要由電子決定.

?正向偏置,半導體一側電子勢壘降低,可形成較大的正向電流.

?反向偏置,半導體一側電子勢壘升高,反向電流很小.當反向偏置加大,反向電流可趨于飽和.2/2/202342半導體器件物理圖7-102/2/202343半導體器件物理1938年，W.Schottky提出了基于整流二極管的理論，稱為肖特基二極管理論。這一理論以金屬和半導體功函數差為基礎。要定量討論I-V特性,必須討論電子是怎樣越過勢壘的.兩種近似模型:?擴散理論—勢壘區較厚,制約正向電流的主要是電子在空間電荷區的擴散過程?熱電子發射理論—載流子的遷移率較高,電子能否通過勢壘區,主要受制于勢壘高度.2/2/202344半導體器件物理2/2/202345半導體器件物理金屬—半導體接觸在熱離子發射情況下的伏安特性：其中除多子電流外，還存在少子電流，由金屬向半導體中注入少子（空穴），空穴的注入和p+n結情況一樣，其電流密度為：其中2/2/202346半導體器件物理n為理想因子，I0為與不依賴電壓的部分，非理想效應用n的取值來反映，n通常取1.0-1.21）其中I0

通過外推得到。2）可以從以前的式子得到勢壘高度，在分析中勢壘降低必須考慮。3）n從曲線斜率得到。2/2/202347半導體器件物理

★肖特基勢壘二極管(SBD)p-n結二極管肖特基勢壘二極管2/2/202348半導體器件物理?肖特基勢壘二極管是多子器件,有優良的高頻特性.一般情況下,不必考慮少子的注入和復合.?肖特基勢壘二極管有較低的正向導通電壓.反向擊穿電壓較低,反向漏電較高.?肖特基勢壘二極管具有制備上的優勢.2/2/202349半導體器件物理2/2/202350半導體器件物理例：對于W-SiSBD，ND=1016cm-3，JS=6.5×10-5A/cm2,試求：(1)(2)耗盡區寬度W(3)JS/Jp0

(設Si中τp＝10-6s，T＝300K，NC＝2.8×1019cm-3)正常工作條件下，少子電流比多子電流小幾個數量級以上，因此肖特基器件是單極型器件。

2/2/202351半導體器件物理3、簡單應用箝位晶體管

在數字電路中廣泛應用。由于SBD導通電壓低，只需0.2-0.3V即正向導通，晶體管不進入深飽和狀態。由于SBD幾乎沒有少子存貯效應，開關時間可達到毫秒量級，且與硅工藝兼容。常用在晶體管集電極與基極之間，組成一個飽和時間常數很短的組合晶體管。SBD檢波器和混頻器。2/2/202352半導體器件物理§4.3 歐姆接觸定義接觸電阻與半導體的體電阻或串聯電阻相比可以略去不計的金屬半導體接觸為歐姆接觸。作為器件引線，一個滿意的歐姆接觸不應顯著降低器件性能。即，需要通過的電流在歐姆結上產生的電壓降要遠小于在器件有源區產生的電壓降。表示歐姆接觸性質的參量是比接觸電阻（接觸電阻率，又稱特征電阻），其定義為2/2/202353半導體器件物理對于低摻雜濃度的金屬—半導體接觸，為了有小的接觸電阻ρC，需要用低勢壘高度的接觸。

2/2/202354半導體器件物理對于高摻雜濃度的接觸，勢壘寬度變得很窄，隧道電流可能起支配作用，隧道電流與穿透幾率成正比：又耗盡層厚度為：

式中，當隧道電流占主導地位時，即在隧道效應范圍內，接觸電阻率強烈依賴于摻雜濃度，且隨因子指數下降。因此，2/2/202355半導體器件物理討論：因此，為獲得小的接觸電阻ρC，需要用高摻雜濃度或低勢壘高度的接觸，或二者都用。①摻雜在1019cm-3以上時，金半接觸的隧道效應顯著，為場發射情況。ρC主要受隧道效應支配，且隨雜質濃度的增加迅速下降。②摻雜在1014～1017cm-3時，溫度在室溫以上時，金半接觸的電流以熱電子發射為主，ρC基本上與摻雜無關。③摻雜在1017～1018cm-3時，既有熱電子發射電流又有隧道效應引起的場發射電流，稱為熱電子場發射情況。2/2/202356半導體器件物理影響接觸電阻的因素有半導體摻雜濃度，金半接觸勢壘高度，溫度，電子有效質量，半導體表面玷污等，其中最重要的是摻雜濃度和勢壘高度。半導體重摻雜能與許多金屬形成接近理想的歐姆接觸，而輕摻雜與金屬形成歐姆接觸時必須選擇勢壘高度很低的金屬或合金才行。2/2/202357半導體器件物理§4.4 結型場效應晶體管（JFET）這種器件最早在1952年開始研究。結型場效應晶體管是通過外加柵極電壓來改變柵結空間電荷區的寬度，從而控制溝道導電能力的一種場效應器件，即用一個或一個以上的反向偏置pn結的耗盡區去調制電流通過的截面積。電流中只包含有一種極性的載流子，所以JFET是單極型器件。此種器件已廣泛用于小信號放大器、電流限制器、電壓控制電阻器、開關及音響電路和集成電路中。2/2/202358半導體器件物理1、工作原理

(1)基本結構在一塊低摻雜的N型半導體晶片上，上下兩側對稱制作兩個高濃度P+區，與N區形成兩個對稱的P+N結。在N區的左右兩端各作一個歐姆接觸電極，分別稱為源極和漏極，記以S和D。P+區也分別制作歐姆電極并相連，所引出的電極稱為柵極，記以G。兩個P+N結中間（除去空間電荷區部分）區域稱為溝道。器件的基本結構尺寸是：溝道長度L，溝道寬度Z，溝道深度（兩個p+n結之間的距離）2a。而P溝JFET是在P型半導體晶片上，上下兩側制作兩個高濃度N+區，與P區形成兩個對稱的N+P結，然后分別引出電極而成。N溝和P溝是以導電溝道類型劃分的。2/2/202359半導體器件物理實際上，JFET可以認為是由一個帶有兩個歐姆接觸的導電溝道構成，一個歐姆接觸作源極，另一個作漏極。當漏極加相對源極為正的電壓，電子流從源流到漏，所以源產生載流子，漏收集載流子，第三個電極是柵極，它和溝道構成一個整流結。N溝JFET溝道中參與運載電流的是電子，而P溝則是空穴，不管是N溝還是P溝，運載電流的都是單一的多數載流子，因此，場效應晶體管是單極型晶體管。N溝JFET優于P溝JFET2/2/202360半導體器件物理(2)器件的類型和代表符號場效應器件除了有N溝和P溝的區分外，按零柵壓時器件的工作狀態，又可分為耗盡型（常開）和增強型（常關）兩大類。柵壓為零時已存在導電溝道的器件，稱為耗盡型器件，相反則為增強型器件。臂如，若溝道為高阻材料，當柵壓為零時，柵結擴散電勢Vbi已使溝道完全耗盡而夾斷，因而柵壓為零時不存在導電溝道。這種只有當施加一定的正向柵壓才能形成導電溝道的器件，稱為增強型器件。增強型器件在高速低功耗電路中有很大的使用前途。因此，JEFT總共可分成N溝耗盡型、N溝增強型、P溝耗盡型、P溝增強型四大類。其中箭頭的方向代表空穴流的方向。JFET一般都是耗盡型的。2/2/202361半導體器件物理(3)JFET的輸出特性JFET的IDS和VDS之間特性稱為輸出特性。下面分VGS=0和VGS0兩種情況說明IDS隨VDS的增加而變化的特性。①VGS=0（即柵極與源極短路）時的漏極特性。若VDS=0，此時P+N結處于平衡狀態，式中ND—N型溝道區的摻雜濃度；L、Z—溝道的長度和寬度；2a—溝道的深度；h—柵結零偏時的空間電荷區寬度。

2/2/202362半導體器件物理（a）當漏極加上一個很小的正電位（即VDS>0）時，將有電子自源端流向漏端，形成了自漏極流向源極的漏源電流IDS。這一電流在溝道電阻上產生的壓降使得溝道區沿電流流動方向的電位不再相等。由于P+區可視為是等電位的，因而沿溝道長度方向柵結上的實際偏壓也由原來的零偏發生了大小不等的變化：靠近源端，由于VGS0，故空間電荷區窄而溝道厚度大，而靠近漏端柵結反向偏壓大，故空間電荷區寬而溝道厚度小。當VDS小于柵結接觸電位差Vbi時，溝道耗盡層的這種變化可以忽略，溝道電阻可近似地用上式表示，此時溝道電流IDS與VDS成正比。（b）隨著VDS增加，耗盡層的擴展與溝道的變窄已不能忽略，溝道電阻的增加使得IDS隨VDS的增加逐漸變緩，當VDS=VDSat時，溝道漏端兩耗盡層相會在P點，此處溝道寬度減小到零，即溝道被夾斷，P點為夾斷點，在夾斷點可以有一個大電流流過耗盡區，稱為飽和電流IDsat。對于突變結P+N，VG＝0時，可得到相應漏電壓，這個電壓值稱為飽和電壓，式中Vbi是柵結的內建電勢。2/2/202363半導體器件物理（c）夾斷之后，當VDS進一步增加，即VDSVDSat時，漏端的耗盡層更厚，兩耗盡層的相會點P向源端移動。當溝道載流子運動到溝道夾斷點P時，立即被夾斷區的強場掃向漏極，形成漏電流。這樣，單位時間內源到達P點的電子數目基本不變，因而溝道內的電流也不變，這是因為溝道內從源到P點的電壓保持不變。因此，漏電流仍由導電溝道的電特性決定。由于夾斷點的電位始終等于VDSat，若夾斷點P移動的距離遠遠小于溝道長度L時，可以認為夾斷后的IDS不再隨VDS的增大而變化，而是趨于飽和。2/2/202364半導體器件物理②VGS0時的漏特性。對于N溝JFET來說，當P+N結上外加反向偏壓時，即VGS0，耗盡層寬度增加，對于小的VDS，溝道仍起電阻作用，但由于電流通過的截面積減小了，溝道電阻變得更大。此時IDS和VDS的關系與VGS=0時兩者關系類似。只不過是，曲線的斜率變小，飽和漏源電壓VDSat變小而已。當柵壓VG＝－1V時，初始電流比柵壓VG＝0時更小。當VDS增加某一值時，兩個耗盡區再次相接，這時的VP值為

2/2/202365半導體器件物理JEFT的轉移特性JEFT的轉移特性是指漏極電流IDS隨柵極電壓VGS變化的特性。當VGS=0時，漏極電流IDS大于零，而當VGS<0，且負到一定值時即VGS＝－VP，漏極電流才等于零，此時整個溝道被夾斷。JFET的輸出特性曲線和轉移特性曲線不是互相獨立，而是密切相關的。事實上，只要在輸出特性曲線上某一VDS值下作垂線與各條VGS線相交，將對應的VGS值與對應的IDS值連接成一條曲線，即得到轉移特性曲線。因此，JFET某一條轉移特性曲線是在一定的VDS值下作出來的。2/2/202366半導體器件物理2、伏安特性（直流電流－電壓特性）JFET在工作時，柵源電壓和漏源電壓同時起作用，故溝道中電場、電勢、電流分布均為二維分布。因此用方程求解電流與電壓的關系則比較復雜，肖克萊提出緩變溝道近似模型后，將問題變得十分簡單。該模型是：柵結耗盡區中沿垂直結平面方向的電場分量Ex與沿溝道長度方向使載流子漂移的電場分量Ey無關，且滿足溝道方向電場的變化遠遠小于垂直方向的電場變化。此即為緩變溝道近似理論。這種緩變溝道近似理論是有一定局限性的。它對于導電溝道夾斷之后就不適用了。2/2/202367半導體器件物理肖克萊模型理論主要假設如下：①忽略源接觸電極與溝道源端之間、漏電極與溝道漏端之間的電壓降；②P+柵區與N型溝道區雜質分布都是均勻的，并且P+柵區濃度NA遠遠大于N型溝道區濃度ND，即柵結為單邊突變結；③溝道中載流子遷移率為常數；④忽略溝道邊緣擴展開的耗盡區，源極和漏極之間的電源只有y分量；⑤在柵結空間電荷區中，考慮垂直溝道方向的電場變化遠遠大于溝道方向電場的變化。假定③排除了載流子速度飽和的可能，說明溝道夾斷是造成電流飽和的原因。只有對于溝道中場強很低的長溝道器件，這一假定才是合理的。假定⑤使得在求柵PN結耗盡層寬度時，二維泊松方程化為一維的。假定④使我們求解JFET的電流—電壓方程時更加簡單明了。2/2/202368半導體器件物理由于器件柵區結構的對稱性，我們可以只討論器件的上半部。正常工作時，源極接地，柵極接負電位VGS，漏極接正電位VDS，坐標取向如圖。圖中h1、h2分別是溝道源端和漏端處耗盡區的厚度。JFET上半部截面圖2/2/202369半導體器件物理I-V特性方程表達式為：其中，VP0稱為本征夾斷電壓，即當W2=a時的總電壓(VDS+VG+Vbi)2/2/202370半導體器件物理I-V特性方程也可以表達為：其中，

即兩個p＋n結之間形成的導電溝道之電導。

2/2/202371半導體器件物理注意到，I-V特性有兩個不同的區域：①當VDS很小時，溝道截面積基本與VDS無關，伏安特性是歐姆性或線性的。稱為線性區。②當VDS>=VDSat時，電流達到IDSat。稱為飽和區。2/2/202372半導體器件物理①線性區：漏電導（溝道電導）為：

跨導為：

2/2/202373半導體器件物理②飽和區：理想情況下，IDsat不是VDS的函數，gD＝0。實際上，隨著VDS的增加，夾斷點從漏向源端移動，有效溝道長度縮短，因此飽和區有非零的溝道電導。跨導為：

2/2/202374半導體器件物理3、直流參數（1）夾斷電壓VＰ

夾斷電壓是指使導電溝道消失所需加的柵源電壓。JFET溝道厚度隨P＋N結耗盡層厚度擴展而變薄，當柵結上的外加反向偏壓使P+N結耗盡層厚度等于溝道厚度一半（h=a）時，整個溝道被夾斷，即2/2/202375半導體器件物理令Vp0表示溝道夾斷時，柵結上的電壓降，亦稱為本征夾斷電壓，而Vp則為溝道夾斷時所需加的柵源電壓，稱為夾斷電壓，通常情況下不做區別。此處的負號表示柵結為反向偏置。對于N溝JFET，Vp0，對于P溝JFET，Vp0。由此可見，溝道中雜質濃度越高及原始溝道越厚，夾斷電壓也越高。2/2/202376半導體器件物理（2）最大飽和漏極電流IDSSIDSS是Vbi-VGS=0時的漏源飽和電流，又稱最大漏源飽和電流。或由此可見，增大溝道厚度以及增加溝道的寬長比，可以增大JFET的最大漏極電流。

2/2/202377半導體器件物理（3）最小溝道電阻RminRmin表示VGS=0、且VDS足夠小，即器件工作在線性區時，漏源之間的溝道電阻，也稱為導通電阻。對于耗盡型器件，此時溝道電阻最小。因而將VGS=0，VDS足夠小時的導通電阻稱為最小溝道電阻。2/2/202378半導體器件物理由于存在溝道體電阻，漏電流將在溝道電阻上產生壓降。漏極電流在Rmin上產生的壓降稱為導通溝道壓降，Rmin越大，此導通壓降越大，器件的耗散功率也越大。實際的JFET溝道導通電阻還它包括源、漏區及其歐姆接觸電極所產生的串聯電阻RS和RD。它們的存在也將增大器件的耗散功率，所以功率JFET應設法減小Rmin、RS和RD，以改善器件的功率特性。2/2/202379半導體器件物理（4）柵極截止電流IGSS和柵源輸入電阻RGS由于JFET的柵結總是處于反向偏置狀態，因此，柵極截止電流就是PN結少子反向擴散電流、勢壘區產生電流及表面漏電流的總和。在平面型JFET中，一般表面漏電流較小，截止電流主要由反向擴散電流和勢壘區產生電流構成。其值在10-9－10-12A之間。因此，柵源輸入電阻相當高，其值在108Ω以上。但對功率器件而言，柵截止電流將大大增加。這是因為功率器件漏源電壓較高，溝道的電場強度較大，強電場將使漂移通過溝道的載流子獲得足夠高的能量去碰撞電離產生新的電子一空穴對，新產生的電子繼續流向漏極使漏極電流倍增，而空穴則被負偏置的柵電極所收集，使柵極電流很快增長。漏極電壓愈高，漏端溝道電場愈強，溝道載流子在漏端產生碰撞電離的電離率愈大，碰撞電離產生出來的電子一空穴對愈多。因此，在高漏源偏置的功率JFET中，柵極截止電流往往是很高的。例如，當漏源電壓VDS=10V時，柵電流維持在10-10A數量級；而當VDS=50V時，柵電流將增大6個數量級而上升到10-4A。在短溝道器件中，由于溝道電場更強，更容易出現載流子倍增效應。

2/2/202380半導體器件物理（5）漏源擊穿電壓BVDS在JFET中,漏端柵結所承受的反向電壓最大。在溝道較長器件中，當漏端柵結電壓增加到PN結反向擊穿電壓時，漏端所加電壓即為漏源擊穿電壓BVDS。根據定義，BVDS－VGS=BVB，因此，漏源擊穿電壓式中BVB—柵PN結反向擊穿電壓；VGS—柵源電壓。

2/2/202381半導體器件物理（6）輸出功率POJFET的最大輸出功率PO正比于器件所能容許的最大漏極電流IDmax和器件所能容許的最高漏源峰值電壓（BVDS-VDSat），即輸出功率：可見，對于功率JFET來說，不僅要求其電流容量大，擊穿電壓高，且在最高工作電流下具有小的漏源飽和電壓VDSat。2/2/202382半導體器件物理4、交流小信號參數（1）跨導gm跨導是場效應晶體管的一個重要參數。它標志著柵極電壓對漏極電流的控制能力。跨導定義為漏源電壓VDS一定時，漏極電流的微分增量與柵極電壓的微分增量之比，即2/2/202383半導體器件物理非飽和區跨導飽和區跨導可見，飽和區的跨導隨柵壓VGS上升而增大。當VGS=Vbi時，跨導達其最大值由上式可見，器件的跨導與溝道的寬長比（Z/L）成正比，所以在設計器件時通常都是依靠調節溝道的寬長比來達到所需要的跨導值。2/2/202384半導體器件物理（2）漏電導gD

漏電導表示漏源電壓VDS對漏電流的控制能力。定義為柵壓一定時，微分漏電流與微分漏電壓之比，即漏電導2/2/202385半導體器件物理非飽和區的漏電導線性區漏電導

上式說明JFET飽和區的跨導等于線性區的漏電導。2/2/202386半導體器件物理飽和區的漏電導理想情況下的漏電流與漏源電壓VDS無關，飽和區的漏電導應等于零。但實際上，JFET工作在飽和區時，夾斷區長度隨VDS的增大而擴展，有效溝道長度則隨VDS的增大而縮短，而溝道長度縮短必然使溝道電阻減小，因而漏電流將隨漏源電壓的增大而略有上升。因此，實際JFET的漏電導并不為零。溝道夾斷后，若將漏區一夾斷區一溝道區用單邊突變結近似，其上壓降為VDS-VDsat，因而夾斷區長度

2/2/202387半導體器件物理實際上夾斷區隨VDS增大而向漏源兩邊擴展，若近似認為向源端擴展的長度為1/2L，則有效溝道長度：

可見，在飽和區漏電導gDS不等于零，而是一有限值。2/2/202388半導體器件物理5、溝道雜質任意分布時器件的伏安特性實際JFET的柵結通常用擴散法或離子注入法形成，因此，溝道雜質分布一般都不是均勻的。即使薄層外延溝道的MESFET，其溝道摻雜也不完全是均勻的。下面將用電荷控制法分析雜質分布對漏特性的影響，并導出溝道雜質非均勻分布時電流—電壓方程的近似表達式。2/2/202389半導體器件物理其中2/2/202390半導體器件物理6、高場遷移率的影響以上討論均認為溝道中載流子遷移率為常數。然而在短溝道器件中，這個條件并不成立。在現代JFET和MESFET中，溝道長度僅為12m，甚至更短，即使在只有幾伏的漏源電壓下，溝道中的平均場強也可達10KV/cm以上，靠近漏端的溝道中場強還遠高于此值。短溝道器件中的這種溝道電場將使器件的特性偏離肖克萊模型的結論。下面主要討論漂移速度隨電場的變化對漏極電流和跨導的影響。

2/2/202391半導體器件物理對于Si，當場強很小時，載流子的漂移速度隨電場的增強而線性增大；電場繼續增強，漂移速度的上升速度變慢；當電場增至約5×104V/cm時，漂移速度達飽和值VSL（8.5×106cm/s）。而在GaAs和InP中，隨著電場的增強，電子的漂移速度首先上升到一個峰值速度Vp，然后再下降并逐漸趨于一飽和值VSL(（6-8）×106cm/s)。漂移速度的這種變化正說明載流子的遷移率在強電場下是一個與電場強度有關的變量。近似描述N型溝道中電子遷移率隨電場變化的規律：式中，NC一低場遷移率；EC一臨界場強。2/2/202392半導體器件物理可得到考慮遷移率隨電場變化的漏極電流表達式：又有臨界場強EC=VSL/，則：

上式說明，強場使遷移率減小，導致漏極電流降至低場值ID的1/(1+VDS/LEC)。另外，從上式還可以看出，溝道長度越短，器件的飽和漏極電流下降的幅度越大。2/2/202393半導體器件物理7、頻率特性（1）交流小信號等效電路交流漏極電流此式說明，加在柵結上的信號電壓vgs，通過改變柵結耗盡層寬度的變化來控制溝道厚度，從而控制溝道的導電能力，使漏極電流id隨vgs的變化而變化。2/2/202394半導體器件物理上面只考慮用柵極調制的溝道電阻，實際器件中，靠近源端和漏端存在串聯電阻，這些電阻引起源漏接觸電極和溝道之間產生電壓降IR，可以認為中央區截面是“本征”JFET。

具有串聯電阻的JFET端跨導和端溝道電導分別為2/2/202395半導體器件物理（2）頻率參數JFET的頻率參數主要有兩個。一個是特征頻率fT，另一個是最高振蕩頻率fm。①特征頻率fT

fT的定義為在共源等效電路中，在輸出端短路條件下，通過輸入電容的電流等于輸出漏極電流時的頻率。也就是電流放大系數等于1時所對應的頻率。因此，fT也稱為共源組態下的增益一帶寬乘積。

2/2/202396半導體器件物理由于gm和Cgs都隨柵壓變化，使得fT也隨柵壓改變。當跨導達到最大值gmmax=G0，柵源輸入電容達到最小值Cgsmin時，特征頻率fT達到最大值，即可見，遷移率μ愈大，溝道長度愈短，則fT愈高。2/2/202397半導體器件物理但特征頻率隨溝道長度的縮短而提高并不是沒有限制的。一是渡越時間限制，因為載流子從源端到漏端需要一定的渡越時間，在弱場情況下，μ為常數，渡越時間因此，由渡越時間τ大小決定的JFET的工作頻率為渡越時間截止頻率

另一個限制是短溝道器件中載流子漂移速度達到飽和時的限制。此時，τL/VSL，由此，得到

2/2/202398半導體器件物理②最高振蕩頻率fmfm的定義為當JFET輸入和輸出均共軛匹配時，共源功率增益為1時的頻率。可以證明

其中，

2/2/202399半導體器件物理由上面分析可見，器件的特征頻率fT越高，最高振蕩頻率fm也越高。而器件的頻率特性由它自身的幾何尺寸和材料參數決定。另外，由于電子遷移率大于空穴遷移率，因此，不論是Si還是GaAs材料，微波器件都采用N溝FET的結構。再由于GaAs材料中低場電子遷移率又比Si的低場遷移率大約高五倍，所以，GaAs器件的頻率特性又優于Si器件。要想得到高的fm，除了提高fT外，還必須使電阻比值r1達到最佳值，將寄生電阻RG、RS和反饋電容Cgd減到最小。2/2/2023100半導體器件物理8、飽和溝道電導和擊穿電壓在線性區，漏電導比理想的要小，這是由于串聯電阻造成的。在飽和區電流恒定的近似是合理的，但實際上電流略微向上傾，即相應于非零溝道電導，這是由于有效溝道長度縮短。隨著漏源電壓繼續增加，最終導致器件進入雪崩擊穿狀態，這時器件上所加的漏端柵結上的反向偏置電壓等于雪崩擊穿電壓BVB，此時的漏源電壓稱為漏源擊穿電壓BVDS，因而顯然，漏源擊穿電壓隨柵源反偏電壓的增大而減小。2/2/2023101半導體器件物理JFET特點①是電壓控制型器件，不需要大的輸入信號功率。②是多數載流子導電的單極器件，無少子存儲與擴散問題，速度高，噪音系數低；而且漏極電流Ids的溫度關系決定于載流子遷移率的溫度關系，則電流具有負的溫度系數，器件具有自我保護的功能。③輸入端是反偏的p-n結,輸入阻抗大,便于匹配。④輸出阻抗也很大,呈現為恒流源，這與BJT大致相同。⑤JFET一般是耗盡型的，但若采用高阻襯底,也可得到增強型JFET(增強型JFET在高速、低功耗電路中很有應用價值)；但是一般只有短溝道的JFET才是能很好工作的增強型器件。⑥溝道處于半導體內部，則溝道中的載流子不受半導體表面的影響，因此遷移率較高、噪聲較低。2/2/2023102半導體器件物理靜電感應晶體管

SIT(StaticInductionTransistor)

實際上就是一種短溝道的JFET。SIT誕生于1970年，作為高低頻大功率器件，可用于高保真度的音響設備、電源、電機控制、通信機、以及雷達、導航和各種電子儀器中。工作原理：源漏電流受柵極上的外加垂直電場控制的垂直溝道場效應晶體管，其溝道區摻雜濃度低，溝道長度短，輸出特性表現為非飽和型三極管特性。2/2/2023103半導體器件物理SIT的優點和雙極型晶體管相比，SIT具有以下的優點：①線性好、噪聲小。用SIT制成的功率放大器,在音質、音色等方面均優于BJT。②輸入阻抗高、輸出阻抗低，可直接構成OTL電路。③SIT是一種無基區晶體管，沒有基區少數載流子存儲效應，開關速度快。④它是一種多子器件，在大電流下具有負溫度系數，器件本身有溫度自平衡作用，抗燒毀能力強。⑤無二次擊穿效應，可靠性高。⑥低溫性能好，在-19℃下工作正常。⑦抗輻照能力比雙極晶體管高50倍以上。2/2/2023104半導體器件物理§4.5 肖特基柵場效應晶體管（MESFET）MESFET的工作原理與JFET相同，是用肖特基勢壘金半接觸代替JFET的PN結做柵電極，通過其耗盡層厚度改變來調制電流通道（導電溝道）的橫截面，而且其電學性質與JFET相仿。所以把它與JFET歸為一類討論。GaAsMESFET最早在1966年發明，與JFET相比，MESFET在工藝制作和特性方面有某些優點。金半接觸勢壘在低溫下形成，而pn結要在高溫下采用擴散或生長工藝制造，因此可以采用GaAs這樣電子遷移率高和飽和速度大的化合物半導體材料，來得到開關速度快和使用頻率高的器件。GaAs與硅相比，電子遷移率大5倍，峰值漂移速度大一倍，所以GaAsMESFET在高頻領域內得到廣泛的應用。它在工作頻率、低噪聲、高飽和電平、高可靠性等方面大大超過了硅微波雙極晶體管，最高頻率可達60GHz。2/2/2023105半導體器件物理1、基本結構在半絕緣襯底上的外延層上制成,以減小寄生電容（溝道－襯底電容）和便于器件之間的隔離。柵極金屬一般用難熔金屬（TiW合金）同時充當源漏接觸區的掩膜，使源漏接觸盡可能靠近柵極，以減小溝道兩端的串聯電阻。溝道長度L，溝道寬度Z，溝道深度a2/2/2023106半導體器件物理器件類型及分類：按溝道材料分為：n溝MESFET、p溝MESFET按零柵壓時器件的工作狀態分為：耗盡型、增強型。耗盡型器件：柵壓等于0時，已存在導電溝道的器件；（常開NO）增強型器件：柵壓等于0時，不存在導電溝道的器件。（常關NC）2/2/2023107半導體器件物理2、夾斷電壓和閾值電壓設n-GaAs層均勻摻雜，根據單邊突變結p＋-n結的理論，肖特基結的耗盡層厚度為：當h＝a時，勢壘耗盡層邊界和襯底接觸，相應的總電勢稱為夾斷電壓2/2/2023108半導體器件物理忽略串聯電阻作用，在溝道源端V(y=0)=0，使耗盡層邊界和襯底接觸的臨界柵壓為： VT=Vbi-Vp，或Vbi=VT＋Vp其中，VT稱為閾值電壓。只有VGS超過VT，器件才會有導電溝道，進入導通狀態。如果半導體n-GaAs層厚度a很小或摻雜很低，則VGS＝0時器件因自建電壓Vbi的作用在源端夾斷，而不存在導電溝道，只有在超過VT的正柵壓下才能導通，稱為增強型器件。如果a比較大或摻雜較高，VGS＝0時已經存在導電溝道，稱為耗盡型器件，只有在比VT更負的柵壓下才能截止。2/2/2023109半導體器件物理3、電流電壓特性（1）恒定遷移率模型假定VDS不是很高，沿溝道方向的電場強度處處低于速度飽和電場，電流和電壓關系滿足歐姆定律。由此推導出漏電流的表達式：其中，h1為溝道源端耗盡層厚度，h2為溝道漏端耗盡層厚度。

2/2/2023110半導體器件物理又可表達為：其中，這里考慮MESFET只有上溝道，沒有下溝道，因此Ip取JFET的1/2Ip。2/2/2023111半導體器件物理耗盡型和增強型器件的基本I-V特性相類似，主要區別在于閾值電壓VT隨VGS移動。I-V特性分為：①線性區，VDS很小時，溝道截面積基本與VDS無關，I-V特性是歐姆性的或線性的；②飽和區，VDS>>VDsat時，電流達到飽和值IDsat。③隨著VDS的進一步增加，最終導致柵-溝道二極管發生雪崩擊穿，IDS突然增大，稱為雪崩擊穿區。2/2/2023112半導體器件物理①線性區：漏電導（溝道電導）為：

跨導為：

2/2/2023113半導體器件物理②飽和區：理想情況下，IDsat不是VDS的函數，gD＝0。實際上，隨著VDS的增加，夾斷點從漏向源端移動，有效溝道長度縮短，因此飽和區有非零的溝道電導。跨導為：

2/2/2023114半導體器件物理③雪崩擊穿區：發生在溝道漏端，這里柵溝道結的反向電壓最高，這時漏電壓VDS和反向擊穿電壓VB有： VB＝VDS－VGS。2/2/2023115半導體器件物理（2）飽和速度模型FET的溝道長度減小到1μm以下，沿溝道的電場通常很強，以致漏極電流飽和，并非由于溝道夾斷，而是因為電子漂移速度達到飽和。假定溝道電子以恒定的有效飽和漂移速度vSL運動（大約1.2×107cm/s），從而飽和電流直接受耗盡層厚度h和溝道深度a之差調制，這就是飽和速度模型，能精確描述柵長在0.5~2μm的短溝道GaAsMESFET在飽和區的電流特性。2/2/2023116半導體器件物理對均勻摻雜材料，由速度飽和模型可得：則器件的本征跨導為：

2/2/2023117半導體器件物理4、MESFETI-V模型

（1）改進的I－V模型電路模擬建立在IV模型，是在對溝道電荷統一描述的基礎上的“普適”模型。MOSFET、MESFET和HFET還需要考慮源、漏串聯電阻對偏壓的依賴關系，體電荷效應，平均低電場遷移率對偏壓的依賴關系，參數對溫度的關系等。短溝道的FET中，漏極偏壓會影響器件的閾值電壓，DIBL效應（簡單的描述為，VT0為漏源電壓為0時的閾值電壓，σ為DIBL系數）。GaAsMESFET具有許多非理想的特性，輸出電導對頻率的依賴，背柵和側柵偏置，扭曲效應，光敏效應等，因此需要進一步研究半絕緣襯底，控制效應，可以提高集成規模和可靠性，增大設計的自由度。2/2/2023118半導體器件物理（2）C－V模型對FET的動態過程進行模擬，清楚器件中存貯電荷的變化，柵極和柵下面的耗盡層中貯存有電荷，只考慮與MESFET本征電荷相關的電容。源漏有偏壓時，柵壓的耗盡層電荷沿溝道分布不均勻。因此柵和半導體之間的耦合電容存在一定分布，使溝道類似RC傳輸線，但由于柵很短，帶寬有限，通常用集中電容模型描述本征器件的分布電容，有時候還要考慮與耗盡區擴展相關聯的電容以及其它寄生電容等因素的影響。要得到本征MESFET電容的精確模型，需對耗盡電荷的空間分布隨外加電壓的變化進行分析，另外還需要對溝道電荷隨之變化進行精確分析，電荷守恒的問題可通過溝道電荷在源漏端的分配自動解決。關于完整的模型可見具體文獻。2/2/2023119半導體器件物理（3）SPICE中的MESFET模型AIM－SPICE中MESFET模型參數例子：柵長L，柵寬W，發射系數N，漏極電阻RD，源極電阻RS，飽和速度VS，低場遷移率，溝道厚度D，閾值電壓VTO，膝形系數M，輸出電導系數LAMBDA，DIBL系數1SIGMAO，系數2VSIGMAT，系數3VSIGMA。2/2/2023120半導體器件物理5、頻率特性截止頻率fT定義為該頻率下器件不再放大輸入信號，這時輸入柵電容的電流等于漏端輸出電流。輸入電流為：輸出電流為：由定義得：則

其中CG＝CGS＋CGD，CGS是柵源之間的結電容，CGD是柵漏之間的結電容。

2/2/2023121半導體器件物理設柵溝道二極管的平均耗盡層厚度為a/2，則柵電容為：提高截止頻率應該有大的跨導gm和小的柵電容CG，即采用高載流子遷移率和短溝道長度的MESFET。頻率響應主要受兩個因素限制：載流子渡越溝道時間和肖特基勢壘柵的RC時間常數。2/2/2023122半導體器件物理其中，渡越時間其中Lg為柵長，μ0為恒定的低場遷移率，V0為外加漏源電壓。對短柵GaAs－MESFET，高電場下載流子速度飽和，飽和漂移速度為vSL，則截止頻率和渡越時間的關系：

MESFET的高頻限制與器件尺寸及材料參數有關，其中遷移率和柵長最重要。2/2/2023123半導體器件物理6、大功率特性一般微波晶體管主要指標是截止頻率和噪聲系數，功率晶體管主要指標是功率增益和效率。最大可用功率增益為：其中f為工作頻率，fT為截止頻率，gd為漏電導，RS為源串聯電阻，Ri為源漏間溝道電阻，LS為共源引線電感，CDS是米勒反饋電容。2/2/2023124半導體器件物理提高MESFET輸出功率，有以下主要的工藝措施： ①增加柵極寬度提高飽和漏電流②提高肖特基勢壘柵的擊穿電壓，包括a選擇外延的方法分別在源和漏引入低阻N＋接觸層，b用雙層外延制備高阻緩沖層，然后再外延高濃度有源層，c腐蝕凹柵。③盡可能減小熱阻④提高功率增益。縮小柵長降低歐姆接觸電阻和改善截止頻率fT