基于數字電路的頻率計設計與實現：數字頻率計是一門用十進制數字顯示被測信號頻率的數字量儀器，它的基本功能是正弦信號、方波信號、尖脈信號及其他各種單位時間內變化的物理量。本文粗略講述了我們組的整個設計過程和收獲。講述了數字頻率計的工作原理以及其各個組成部分，講述了我們組在設計過程中對各個部分的設計思路、元器件的選擇以及對它們的調試、對調試結果的分析，到最后得到的比較滿意的實驗結果的方方面面。關鍵字：數字電路，測量，仿真-1-目錄1 數字頻率計整體電路的設計原理與框圖.................... 31.1 算法設計......................................... 41.2 整體方框圖及原理................................. 52 數字頻率計各單元電路的設計............................ 72.1 放大整形電路..................................... 72.2 時基電路......................................... 92.3 邏輯控制電路.................................... 102.4 計數、鎖存、譯碼顯示電路的設計.................. 113 Proteus仿真.......................................... 124 總結................................................. 145 參考文獻............................................. 15附錄 數字頻率計總圖.................................... 16-2-數字頻率計整體電路的設計原理與框圖所謂頻率，就是周期性信號在單位時間內變化的次數．若在一定時間間隔t內測f n這個周期性信號的重復變化次數為n，則其頻率可表示為 t 。若在閘門時間1Sn，nHz。數字頻率計是用數字顯示被算法設計2-11-2圖1-1頻率測量算法示意圖被測信號 輸入電路 閘門 計數電路閘門產生 顯示電路-3-圖1-2頻率測量算法對應的方框圖在測試電路中設置一個閘門產生電路，用于產生脈沖寬度為1s的閘門信號。閘門信號控制閘門電路的導通與開斷。讓被測信號送入閘門電路，當1s閘門脈沖到來時閘門導通被測信號通過閘門并到達后面的計數電（計數電路用以計算被測輸入信號的周期數，當1s閘門結束時，閘門再次關閉，此時計數器記錄的周期個數為1s內被測信號的周期個數，即為被測信號的頻率。測量頻率的誤差與閘門信號的精度直接相關因此，為保證在1s內被測信號的周期量誤差在10 3量級，則要求閘門信號的精度為10 量級例如當被測信號為1kHz時在1s的閘門脈沖期間計數器將計數1000次，由于閘門脈沖精度為10 閘門信號的誤差不大于0.1s，固由此造成的計數誤差不會超過1，符合5*10 3的誤差要求。進一步分析可知，當被測信號頻率增高時3范圍內。但是這一算法在被測信號頻率很低時便呈現出嚴重的缺點，例如，當被測信號為0.5Hz2s1s10s，5510s10。-4-整體方框圖及原理譯碼顯示器譯碼顯示器邏輯控制電路鎖存器計數器閘門電路時基電路放大整形電路圖1-3數字頻率計整體框圖頻率測量：測量頻率共有3（矩形波或者方波555時基電路：時基信號由555定時器、RC組容件構成多諧振蕩器，其兩個暫態時分別為T1=0.7（Ra+Rb）C T2=0.7RbC。-5-重復周期為T=T1+T21Hz~1MHz，如果只采用一種閘門脈沖信號，則只能是10s1Hz~999Hz1s0.1s101ms、0.1ms、0.01ms。閘門時間要求非常準確，它直接影響到測量精度，在要求高1kHz計數顯示電路：在閘門電路導通的情況下，開始計數被測信號中有多少個上升沿。在計數的時候數碼管不顯示數字。當計數完成后，此時要使數碼管顯示計數完成后的數字。2-5。圖1-4控制電路工作波形示意圖數字頻率計各單元電路的設計放大整形電路74LS001Hz~1MHz-6-74LS00器的輸出信號進行整形，使之成為矩形脈沖。以便進行測量。其中由C5端輸入未知頻率的波，74LS00到需要的方波。電路圖如圖3-1所示。實驗中截圖如下：

圖2-1放大整形電路-7-圖2-2三角波到方波的整形圖2-3正弦波到方波的整形時基電路1s，555f0

1/(t1

t0.8Hz，其中t

1s,t2

。由公式t

0.7(R1

R和2和112 2t 7RR1、R2C112 2kΩR t /0.7C35.7kΩ2 2R(t21 2

/0.7C)R2

107kΩ11

36kΩ，

為107kΩ。時基電路圖如圖2-2所示。-8-圖2-4時基電路邏輯控制電路在時基信號結束時產生的負跳變用來產生鎖存信號，鎖存信號的負跳變又用來產生清“074LSl23時間常數決定。設鎖存信號和清“0”tw=0.02s，則有tw=0.45Rx/Cx=0.02s，Rx=10kΩ，Cx=tw/0.45Rx=4.4uf，4.7uf,由74LSl231A1QQ2-3-9-圖2-5邏輯控制電路邏輯控制電路中用的芯片是74LS123，74LS123是常用的可重觸發單穩態觸發器。計數、鎖存、譯碼顯示電路的設計這部分電路是頻率計內作重要的電路部分，由計數器、鎖存器、譯碼器、顯示器和單穩態觸發器組成。274ls9011存。單穩1221s74LS273CP鎖存器的輸出等于輸入，即Q=D，從而將計數器的輸出值送到鎖存器的輸出端。正脈沖DQ74LS482-4-10-圖2-6計數、鎖存、譯碼電路Proteus仿真3-150Hz,OK50，3-2-11-圖3-1頻率設置窗口圖3-2仿真結果3-31000HZZ，3-4-12-圖3-3頻率設置窗口圖3-4仿真結果該仿真結果表明：上述電路符合實驗任務要求，且精確度較高.能夠準確的測量。總結通過本次課程設計，我們在發現問題、分析問題和解決問題的能力得到了提升。培-13-分析問題，逐步去解決問題，實現各個擊破。培養我們獨立思考的能力和邏輯的分析能力.例如設計前必須胸有輪廓，首先該了解頻率計數器的基本原理，各單元組成.進而理解各電路單元的組成結構，如何運用已知的器件實現某個條件，達到目的。參考文獻謝自美編.電子線路設計.華中科技大學出版社，2003.康華光編.電子技術基礎數字部分（第五版）[3]李響初編.數字電路基