第六章總線系統1本章內容6.1總線的概念和結構形態6.2總線接口6.3總線的仲裁6.4總線的定時和數據傳送模式6.5HOST總線和PCI總線6.6InfiniBand標準26.1總線的概念和結構形態總線的基本概念總線的連接方式總線的內部結構總線結構實例36.1.1總線的基本概念一、總線定義：計算機的若干功能部件之間不可能采用全互聯形式，因此就需要有公共的信息通道，即總線。總線是構成計算機系統的互聯機構，是多個系統功能部件之間進行數據傳送的公共通路。借助于總線連接，計算機在各系統功能部件之間實現地址、數據和控制信息的交換，并在爭用資源的基礎上進行工作。總線的基本組成元件是集電極開路門（OC門）或者三態門。6.1.1總線的基本概念二、總線分類內部總線：CPU內部連接各寄存器及運算器部件之間的總線。外部總線系統總線：CPU和計算機系統中其他高速功能部件相互連接的總線。I/O總線或外部設備總線：與I/O設備相互連接的總線。按總線上傳輸的信息分類地址線AB（AddressBus）：地址總線單向總線，用來標明發送或接收數據的設備編號和需要訪問的設備內部單元的地址數據線DB（DataBus）：數據總線雙向總線，是總線設備進行數據信息交換的通路控制線CB（ControlBus）：控制總線有出/有入，用于控制總線設備對總線的使用6.1.1總線的基本概念按總線信號是否有多個功能分專用總線復用總線按總線的定時方式分同步總線異步總線按其他的標準進行分類例如，按照總線的一次傳輸的數據位數分為1位、8位、16位、以及32位總線等6.1.1總線的基本概念6.1.1總線的基本概念三、總線的特性物理特性：總線的物理連接方式（根數、插頭、插座形狀，引腳排列方式）功能特性：每根線的功能電氣特性：每根線上信號的傳遞方向及有效電平范圍。時間特性：規定了每根總線在什么時間有效。86.1.1總線的基本概念四、總線的標準化總線的目標就是連接部件，獨立與其他部件，靈活組件系統，提高效率、降低成本。為了使不同廠家生產的相同功能部件可以互換使用，就需要進行系統總線的標準化工作。總線標準，如PCI、ISA等。采用標準總線的優點簡化系統設計簡化系統結構，提高系統可靠性便于系統的擴充和更新96.1.1總線的基本概念五、總線帶寬

就是總線本身所能達到的最高傳輸速率。一次操作可以傳輸的數據位數如S100為8位，ISA為16位，EISA為32位，PCI-2可達64位。總線寬度不會超過微處理器外部數據總線的寬度。【例1】（1）某總線在一個總線周期中并行傳送4個字節的數據，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，總線帶寬是多少?（2）如果一個總線周期中并行傳送64位數據，總線時鐘頻率升為66MHz，總線帶寬是多少?解：（1）設總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數據量用D表示，根據定義可得

Dr=D/T=D×（1/T）=D×f=4B×33×106/s=132MB/s

（2）64位=8B Dr=D×f=8B×66×106/s=528MB/s典型總線ISA總線(16位，帶寬8MB/S)EISA總線(32位，帶寬33.3MB/S)VESA總線(32位，帶寬132MB/S)PCI總線(64位，帶寬132MB/S)6.1.2總線的連接方式

一、連接方式總線主設備和從設備總線主設備能夠申請并獲得總線使用權的設備具有控制總線的能力，發起總線事務總線從設備不具有申請總線使用權的設備被總線事務激活的模塊或設備單機系統中總線結構的兩種基本類型：單總線多總線6.1.2總線的連接方式1、單總線單總線：使用一條單一的系統總線來連接CPU、內存和I/O設備。單總線結構特點：在單總線結構中，要求連接到總線上的邏輯部件必須高速運行，以便在某些設備需要使用總線時，能迅速獲得總線控制權；而當不再使用總線時，能迅速放棄總線控制權。否則，由于一條總線由多種功能部件共用，可能導致很大的時間延遲。6.1.2總線的連接方式2、多總線在CPU、主存、I/O之間互聯采用多條總線。如圖所示。6.1.2總線的連接方式二、連接方式實例-多總線-PCI總線PCI（PeripheralComponentInterconnect外設部件互連標準)高速的CPU總線：CPU和cache之間采用系統總線：主存連在其上。高速總線上可以連接高速LAN（100Mb/s局域網）、視頻接口、圖形接口、SCSI接口（支持本地磁盤驅動器和其他外設）、Firewire接口（支持大容量I/O設備）。高速總線通過擴充總線接口與擴充總線相連，擴充總線上可以連接串行方式工作的I/O設備。通過橋CPU總線、系統總線和高速總線彼此相連。橋實質上是一種具有緩沖、轉換、控制功能的邏輯電路。多總線結構體現了高速、中速、低速設備連接到不同的總線上同時進行工作，以提高總線的效率和吞吐量，而且處理器結構的變化不影響高速總線。6.1.3總線的內部結構早期總線的內部結構如圖所示，它實際上是處理器芯片引腳的延伸，是處理器與I/O設備適配器的通道。這種簡單的總線一般也由50～100條線組成，這些線按其功能可分為三類：地址線、數據線和控制線。6.1.3總線的內部結構早期總線結構的不足之處在于：CPU是總線上惟一的主控者。即使后來增加了具有簡單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環境的要求。總線信號是CPU引腳信號的延伸，故總線結構緊密與CPU相關，通用性較差。6.1.4總線的內部結構當代流行的總線內部結構196.1.4總線的內部結構由地址線、數據線、控制線組成。其結構與簡單總線相似，但一般是32條地址線，32或64條數據線。為了減少布線，64位數據的低32位數據線常常和地址線采用多路復用方式。仲裁總線：包括總線請求線和總線授權線。中斷和同步總線：用于處理帶優先級的中斷操作，包括中斷請求線和中斷認可線。公用線：包括時鐘信號線、電源線、地線、系統復位線以及加電或斷電的時序信號線等。6.1.5總線結構實例大多數計算機采用了分層次的多總線結構。右圖它是一個三層次的多總線結構即有CPU總線、PCI總線和ISA總線。6.1.5總線結構實例

Pentium機的總線結構分為三層：CPU總線、PCI總線和ISA總線。

22CPUPCIISA北橋南橋6.2總線接口一、信息的傳送方式計算機系統中，傳輸信息基本有三種方式：串行傳送并行傳送分時傳送出于速度和效率上的考慮，系統總線上傳送的信息必須采用并行傳送方式。分時傳送即總線的分時復用。6.2總線接口串行傳送:使用一條傳輸線，采用脈沖傳送。優點:只需要一條傳輸線，這一點對長距離傳輸顯得特別重要，不管傳送的數據量有多少，只需要一條傳輸線，成本比較低廉。缺點:就是速度慢。并行傳送每一數據位需要一條傳輸線，一般采用電位傳送。6.2總線接口分時傳送總線復用或是共享總線的部件分時使用總線。6.2總線接口二、總線接口的基本概念

接口是CPU和主存、外設之間通過總線進行連接的邏輯部件。6.2總線接口接口的典型功能：控制、緩沖、狀態、轉換、整理、程序中斷。一個適配器的兩個接口：一個同系統總線相連，采用并行方式，另外一個同設備相連，可能采用并行方式或是串行方式。

【例2】利用串行方式傳送字符（如圖），每秒鐘傳送的比特（bit）位數常稱為波特率。假設數據傳送速率是120個字符/秒，每一個字符格式規定包含10個比特位（起始位、停止位、8個數據位），問傳送的波特率是多少?每個比特位占用的時間是多少?解：波特率為：10位×120/秒=1200波特每個比特位占用的時間Td是波特率的倒數：Td=1/1200=0.833×10-3s=0.833ms6.3總線的仲裁連接到總線上的功能模塊有主動和被動兩種形態，其中主方可以啟動一個總線周期，而從方只能響應主方請求。每次總線操作，只能有一個主方，但是可以有多個從方。為了解決多個功能模塊爭用總線的問題，必須設置總線仲裁部件。總線占用期：主方持續控制總線的時間。按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。6.3總線的仲裁一、集中式仲裁集中式仲裁有三種：(1)鏈式查詢方式：離中央仲裁器最近的設備具有最高優先權，離總線控制器越遠，優先權越低。優點：只用很少幾根線就能按一定優先次序實現總線控制，并且這種鏈式結構很容易擴充設備。缺點：是對詢問鏈的電路故障很敏感，優先級固定。306.3總線的仲裁(2)計數器定時查詢方式：總線上的任一設備要求使用總線時，通過BR線發出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數器開始計數，計數值通過一組地址線發向各設備。每個設備接口都有一個設備地址判別電路，當地址線上的計數值與請求總線的設備地址相一致時，該設備

置“1”BS線，獲得了總線使用權，此時中止計數查詢。

每次計數可以從“0”開始，也可以從中止點開發始。如果從“0”開始，各設備的優先次序與鏈式查詢法相同，優先級的順序是固定的。如果從中止點開始，則每個設備使用總線的優級相等。計數器的初值也可用程序來設置，這可以方便地改變優先次序，但這種靈活性是以增加線數為代價的。可方便的改變優先級。316.3總線的仲裁(3)獨立請求方式：在獨立請求方式中，每一個共享總線的設備均有一對總線請求線BRi和總線授權線BGi。當設備要求使用總線時，便發出該設備的請求信號。總線仲裁器中有一個排隊電路，它根據一定的優先次序決定首先響應哪個設備的請求，給設備以授權信號BGi。獨立請求方式的優點:響應時間快，即確定優先響應的設備所花費的時間少，用不著一個設備接一個設備地查詢。其次，對優先次序的控制相當靈活。它可以預先固定，例如BR0優先級最高，BR1次之…BRn最低；也可以通過程序來改變優先次序；還可以用屏蔽（禁止）某個請求的辦法，不響應來自無效設備的請求。因此當代總線標準普遍采用獨立請求方式。6.3總線的仲裁鏈式查詢中僅用兩根線確定總線使用權屬于哪個設備；在計數查詢中大致用1og2n根線，其中n是允許接納的最大設備數；獨立請求方式需采用2n根線。【例3】某CPU采用集中式仲裁方式，使用獨立請求與菊花鏈查詢相結合的二維總線控制結構。每一對請求線BRi和授權線BGi組成一對菊花鏈查詢電路。每一根請求線可以被若干個傳輸速率接近的設備共享。當這些設備要求傳送時通過BRi線向仲裁器發出請求，對應的BGi線則串行查詢每個設備，從而確定哪個設備享有總線控制權。請分析說明圖6.14所示的總線仲裁時序圖。解：從時序圖看出，該總線采用異步定時協議。當某個設備請求使用總線時，在該設備所屬的請求線上發出申請信號BRi（1）。CPU按優先原則同意后給出授權信號BGi作為回答（2）。BGi鏈式查詢各設備，并上升從設備回答SACK信號證實已收到BGi信號（3）。CPU接到SACK信號后下降BG作為回答（4）。在總線“忙”標志BBSY為“0”情況該設備上升BBSY，表示該設備獲得了總線控制權，成為控制總線的主設備（5）。在設備用完總線后，下降BBSY和SACK（6）釋放總線。在上述選擇主設備過程中，可能現行的主從設備正在進行傳送。此時需等待現行傳送結束，即現行主設備下降BBSY信號后（7），新的主設備才能上升BBSY，獲得總線控制權。6.3總線的仲裁二、分布式仲裁分布式仲裁：不需要中央仲裁器，而是多個仲裁器競爭使用總線。當它們有總線請求時，把它們唯一的仲裁號發送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優先級仲裁策略為基礎。分布式仲裁方式6.3總線的仲裁（1）所有參與本次競爭的各主設備將設備競爭號CN取反后打到仲裁總線AB上，以實現“線或”邏輯。AB線低電平時表示至少有一個主設備的CNi為1，AB線高電平時表示所有主設備的CNi為0。（2）競爭時CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進行，只有上一位競爭得勝者Wi+1位為1。當CNi=1，或CNi=0且ABi為高電平時，才使Wi位為1。若Wi=0時，將一直向下傳遞，使其競爭號后面的低位不能送上AB線。（3）競爭不到的設備自動撤除其競爭號。在競爭期間，由于W位輸入的作用，各設備在其內部的CN線上保留其競爭號并不破壞AB線上的信息。（4）由于參加競爭的各設備速度不一致，這個比較過程反復（自動）進行，才有最后穩定的結果。競爭期的時間要足夠，保證最慢的設備也能參與競爭。6.4總線的定時和數據傳送模式一、總線定時總線的信息傳送過程：請求總線、總線仲裁、尋址、信息傳送、狀態返回。定時：事件出現在總線上的時序關系。同步定時：統一時鐘異步定時：采用異步握手線6.4總線的定時和數據傳送模式1、同步定時6.4總線的定時和數據傳送模式2、異步定時42不互鎖半互鎖全互鎖異步握手主設備從設備請求回答6.4總線的定時和數據傳送模式二、總線數據傳送模式讀、寫操作：讀操作是由從方到主方的數據傳送；寫操作是由主方到從方的數據傳送。一般，主方先以一個總線周期發出命令和從方地址，經過一定的延時再開始數據傳送總線周期。為了提高總線利用率，減少延時損失，主方完成尋址總線周期后可讓出總線控制權，以使其他主方完成更緊迫的操作。然后再重新競爭總線，完成數據傳送總線周期。446.4總線的定時和數據傳送模式塊傳送操作：只需給出塊的起始地址，然后對固定塊長度的數據一個接一個地讀出或寫入。對于CPU（主方）存儲器（從方）而言的塊傳送，常稱為猝發式傳送，其塊長一般固定為數據線寬度（存儲器字長）的4倍。例如一個64位數據線的總線，一次猝發式傳送可達256位。這在超標量流水中十分有用。456.4總線的定時和數據傳送模式寫后讀、讀修改寫操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進行先寫后讀操作，或進行先讀后寫操作。前者用于校驗目的，后者用于多道程序系統中對共享存儲資源的保護。這兩種操作和猝發式操作一樣，主方掌管總線直到整個操作完成。6.4總線的定時和數據傳送模式廣播、廣集操作：一般而言，數據傳送只在一個主方和一個從方之間進行。廣播:總線允許一個主方對多個從方進行寫操作，這種操作稱為廣播。廣集:它將選定的多個從方數據在總線上完成AND或OR操作，用以檢測多個中斷源。6.4總線的定時和數據傳送模式演示過程6.5PCI總線一、多總線結構如圖，典型的多總線結構框圖。實際上，這也是高檔PC機和服務器的主板總線框圖。6.5PCI總線HOST總線：該總線有CPU總線、系統總線、主存總線、前端總線等多種名稱，各自反映了總線功能的一個方面。這里稱“宿主”總線，也許更全面，因為HOST總線不僅連接主存，還可以連接多個CPU。HOST總線：連接“北橋”芯片與CPU之間的信息通路，它是一個64位數據線和32位地址線的同步總線。32位的地址線可支持處理器4GB的存儲尋址空間。總線上還接有L2級cache，主存與cache控制器芯片。后者用來管理CPU對主存和cache的存取操作。CPU擁有HOST總線的控制權，但在必要情況下可放棄總線控制權。6.5PCI總線PCI總線：連接各種高速的PCI設備。PCI是一個與處理器無關的高速外圍總線，又是至關重要的層間總線。它采用同步時序協議和集中式仲裁策略，并具有自動配置能力。PCI設備可以是主設備，也可以是從設備，或兼而有之。在PCI設備中不存在DMA（直接存儲器傳送）的概念，這是因為PCI總線支持無限的猝發式傳送。這樣，傳統總線上用DMA方式工作的設備移植到PCI總線上時，采用主設備工作方式即可。系統中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴充PCI總線負載能力。LAGACY總線：可以是ISA，EISA，MCA等這類性能較低的傳統總線，以便充分利用市場上豐富的適配器卡，支持中、低速I/O設備。6.5PCI總線在PCI總線體系結構中有三種橋。其中HOST橋又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個總線轉換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統中任意一個總線主設備都能看到同樣的一份地址表。橋本身的結構可以十分簡單，如只有信號緩沖能力和信號電平轉換邏輯，也可以相當復雜，如有規程轉換、數據快存、裝拆數據等。6.5PCI總線二、PCI總線信號線PCI總線的基本傳輸機制是猝發式傳送，利用橋可以實現總線間的猝發式傳送。寫操作時，橋把上層總線的寫周期先緩存起來，以后的時間再在下層總線上生成寫周期，即延遲寫。讀操作時，橋可早于上層總線，直接在下層總線上進行預讀。無論延遲寫和預讀，橋的作用可使所有的存取都按CPU的需要出現在總線上。6.5PCI總線PCI總線信號線必要引腳控設備49條目標設備47條可選引腳51條（主要用于64位擴展、中斷請求、高速緩存支持等）總引腳數120條（包含電源、地、保留引腳等）6.5PCI總線三、總線周期類型PCI總線周期由當前被授權的主設備發起。PCI支持任何主設備和從設備之間點到點的對等訪問，也支持某些主設備的廣播讀寫。存儲器讀/寫總線周期存儲器寫和使無效周期特殊周期配置讀/寫周期6.5PCI總線四、總線周期操作6.5PCI總線PCI總線周期的操作過程有如下：（1）采用同步時序協議。總線時鐘周期以上跳沿開始，半個周期高電平，半個周期低電平。總線上所有事件，即信號電平轉換出現在時鐘信號的下跳沿時刻，而對信號的采樣出現在時鐘信號的上跳沿時刻。（2）總線周期由被授權的主方啟動，以幀FRAME#信號變為有效來指示一個總線周期的開始。（3）一個總線周期由一個地址期和一個或多個數據期組成。在地址期內除給出目標地址外，還在C/BE#線上給出總線命令以指明總線周期類型。（4）地址期為一個總線時鐘周期，一個數據期在沒有等待狀態下也是一個時鐘周期。一次數據傳送是在掛鉤信號IRDY#和TRDY#都有效情況下完成，任一信號無效（在時鐘上跳沿被對方采樣到），都將加入等待狀態。（5）總線周期長度由主方確定。在總線周期期間FRAME#持續有效，但在最后一個數據期開始前撤除。即以FRAME#無效后，IRDY#也變為無效的時刻表明一個總線周期結束。由此可見，PCI的數據傳送以猝發式傳送為基本機制，單一數據傳送反而成為猝發式傳送的一個特例。并且PCI具有無限制的猝發能力，猝發長度由主方確定，沒有對猝發長度加以固定限制。（6）主方啟動一個總線周期時要求目標方確認。即在FRAME#變為有效和目標地址送上AD線后，目標方在延遲一個時鐘周期后必須以DEVSEL#信號有效予以響應。否則，主設備中止總線周期。（7）主方結束一個總線周期時不要求目標方確認。目標方采樣到FRAME#信號已變為無效時，即知道下一數據傳送是最后一個數據期。目標方傳輸速度跟不上主方速度，可用TRDY#無效通知主方加入等待狀態時鐘周期。當目標方出現故障不能進行傳輸時，以STOP#信號有效通知主方中止總線周期。數據傳輸數據傳輸由啟動方（主控）和目標方（從控）共同完成所有事件在時鐘下降沿同步，在時鐘上升沿對信號線采樣數據傳輸a.總線主控設備獲得總線控制權后，將FRAME#驅動至有效電平，開始此次傳輸。同時啟動方將目標設備的地址放在AD總線上，命令放在C/BE#線上b.目標設備從地址總線上識別出c.啟動方停止啟動AD總線，同時改變C/BE#線上的信號，并驅動IRDY#至有效電平，表示已作好接收數據的準備數據傳輸d.目標設備將DEVSEL#驅動至有效電平，將被請求的數據放在AD總線上，并將TRDY#至有效電平,表示總線上的數據有效e.啟動方讀數據f.目標設備未準備好傳送第二個數據塊，因此將TRDY#驅動至無效電平數據傳輸g.第6個時鐘，目標方已將第三個數據塊放到數據總線上，但啟動方未準備好，故因此將IRDY#驅動至無效電平i.啟動方知道第三個數據塊是要傳輸的最后一個，將FRAME驅動至無效電平，停止目標方，同時將IRDY#驅動至有效電平，完成接收j.啟動方將IRDY#驅動至無效電平，總線回到空閑狀態6.5PCI總線五、總線仲裁PCI總線采用集中式仲裁方式，每個PCI主設備都有獨立的REQ#（總線請求）和GNT#（總線授權）兩條信號線與中央仲裁器相連。由中央仲裁器根據一定的算法對各主設備的申請進行仲裁，決定把總線使用權授予誰。但PCI標準并沒有規定仲裁算法。6.6InfiniBand標準6.6InfiniBand標準本章小結總線是構成計算機系統的互聯機構，是多個系統功能部件之間進行數據傳送的公共通道，并在爭用資源的基礎上進行工作。總線有物理特性、功能特性、電氣特性、時間特性，因此必須標準化。微型計算機系統的標準總線從ISA總線（16位，帶寬8MB/s）發展到EISA總線（32位，帶寬333MB/s）和VESA總線（32位，帶寬132MB/s），又進一步發展到PCI總線（64位，帶寬264MB/s）。衡量總線性能的重要指標是總線帶寬，它定義為總線本身所能達到的最高傳輸速率。當代流行的標準總線追求與結構、CPU、技術等無關的，獨立部件。總線內部結構包含：①數據傳送總線（由地址線、數據線、控制線組成）；②仲裁總線；③中斷和同步總線；④公用線（電源、地線、時鐘、復位等信號線）。計算機系統中，根據應用條件和硬件資源不同，信息的傳輸方式可采用：①并行傳送；②串行傳送；③復用傳送。各種外圍設備必須通過I/O接口與總線相連。I/O接口是指CPU、主存、外圍設備之間通過總線進行連接的邏輯部件。接口部件在它動態聯結的兩個功能部件間起著緩沖器和轉換器的作用，以便實現彼此之間的信息傳送。總線仲裁是總線系統的核心問題之一。為了解決多個主設備同時競爭總線控制權的問題，必須具有總線仲裁部件。它通過采用優先級策略或公平策略，選擇其中一個主設備作為總線的下一次主方，接管總線控制權。按照總線仲裁電路的位置不同，總線仲裁分為集中式仲裁和分布式仲裁。集中式仲裁方式必有一個中央仲裁器，它受理所有功能模塊的總線請求，按優先原則或公平原則進行排隊，然后僅給一個功能模塊發出授權信號。分布式仲裁不需要中央仲裁器，每個功能模塊都有自己的仲裁號和仲裁器。總線定時是總線系統的又一核心問題之一。為了同步主方、從方的操作，必須制訂定時協議，通常采用同步定時與異步定時兩種方式。在同步定時協議中，事件出現在總線上的時刻由總線時鐘信號來確定，總線周期的長度是固定的。在異步定時協議中，后一事件出現在總線上的時刻取決于前一事件的出現，即建立在應答式或互鎖機制基礎上，不需要統一的公共時鐘信號。在異步定時中，總線周期的長度是可變的。當代的總線標準大都能支持以下數據傳送模式：①讀/寫操作；②塊傳送操作；③寫后讀、讀修改寫操作；④廣播、廣集操作。PCI總線是當前實用的總線，是一個高帶寬且與處理器無關的標準總線，又是重要的層次總線。它采用同步定時協議和集中式仲裁策略，并具有自動配置能力。PCI適合于低成本的小系統，因此在微型機系統中得到了廣泛的應用。InfiniBand標準，瞄準了高端服務器市場的最新I/O規范，它是一種基于開關的體系結構，可連接多達64000個服務器、存儲系統、網絡設備，能替代當前服務器中的PCI總線，數據傳輸率高達30GB/s。因此適合于高成本的較大規模計算機系統。結束1．PC總線1981年，IBM公司最初應用在Intel8088的PCXT機上，稱為PC/XT總線8位數據線(稱為8位槽)20位地址總線(尋址范圍為1MB)6條中斷請求線采用62個引腳的插線槽PC/AT在以后的各種286、386兼容機主板上繼續使用，便于保留老的PC擴展卡ISA總線標準中被稱為8位ISA總線（已淘汰）7.5.1、傳統微處理器總線實例2．ISA總線1984年，IBMPC/AT機針對Intel80286設計的系統I/O總線和擴展插槽，又稱為PC/AT總線（ATBus）1987年成為國際通用總線標準ISA（IndustryStandardArchitecture）16位數據線地址線24位，即直接內存尋址為16MB工作時鐘是8.33MHz，數據傳輸率為8.33MB/s16位ISA插槽同8位ISA插槽保持互換性16位ISA總線是在8位ISA總線（PC總線）插槽的沿伸方向上增加一個雙排共36觸點的插槽，新增的插槽引腳把8位數據和20位地址擴展成16位數據線和24位地址線低速ISA標準與高速32位386、486和PentiumCPU形成一定的矛盾，但為允許使用老的ISA卡，主板仍保留至少一個ISA插槽ISA總線為低帶寬設備提供足夠的吞吐量，直到1990年才逐漸被PCI所取代ISA不能動態地分配系統資源，且CPU占用率高，插卡的數量亦有限早期的ISA設備安裝非常困難，不僅要設置跳線或DIP開關來控制I/O地址，甚至中斷和時鐘速度也要通過手工來完成1993年，PNPISA標準問世，才用軟件來控制各種設置2．ISA總線3．MCA總線MCA（MicroChannelArchitecture）即微通道結構總線來源于IBMPS/2機，是為32位的Intel80386設計的。是IBM嘗試代替ISA總線而制定的32位標準32位數據線32位地址線，直接內存尋址為4GB吞吐量比ISA大得多，工作時鐘為33MHz，數據傳輸率提高到20MB/s可以接16個外設支持總線主控比ISA提早8年增加了即插即用功能由于IBM不開放MCA技術，且與ISA不兼容，在微機上很少使用，逐漸被淘汰4．EISA總線EISA（ExtendIndustryStandardArchitecture）即擴展ISA總線，是1988年Compaq等兼容機廠商為對抗IBM的32位MCA總線并保持對ISA總線的兼容性而推出的EISA支持386CPU，是32位總線32位數據線32位地址可直接尋址4GB內存，支持64KB的I/O端口尋址EISA的工作時鐘與ISA一樣是8.33MHz，數據傳輸率是33MB/s支持總線主控和多個總線控制器，增加突發數據傳送，支持即插即用4．EISA總線EISA的插槽外形與ISA一樣，但在槽內的底部又增加一排觸點，用以擴充32位數據、32位地址和控制信號等EISA既可用于32位擴展卡，又可兼容8位、16位ISA擴展卡。在EISA插槽上，EISA卡可以更深地插入，以便與下一排觸點連接，獲得32位支持EISA的工藝技術制作比較復雜，因而成本很高，通常用于服務器和工作站7.5.1、傳統微處理器總線實例傳統微型機總線結構7.5.1、傳統微處理器總線實例存儲器SCSIII控制器主存控制器ISA/EISA8MHz16位數據通路標準總線控制器33MHz32位數據通路系統總線調制解調器多媒體高速局域網高性能圖形

CPU…5．VESA總線為改善PC機的視頻性能，1992年引入VESA（VideoElectronicStandardAssociation）總線，是專門為Intel80486系統的高速視頻信號處理而設計。以視頻電子標準協會制定而得名，又稱VL-BUS（VESALocalBus）即VESA局部總線32位高速數據總線，允許擴展到64位32位數據總線工作時鐘為33MHz，最大允許66MHz，數據傳輸率高達133MB/s7.5.1、傳統微處理器總線實例5．VESA總線VESA是在ISA總線的黑色插槽的延伸方向上增加一個新的淺色插槽，有雙排共116個觸點，單獨提供32位數據線和32位地址線32位的VESA總線槽同16位的ISA總線槽保持互換性，即在VESA擴展槽上也可以插ISA擴展卡，只是VESA擴展卡比較長只有使用VL-BUS擴展卡才能發揮其32位高速總線的優勢。最典型的VESA顯示卡是ET-4000VGA和Trident9440VL-BUSGraphicsAdaptor等7.5.1、傳統微處理器總線實例VL-BUS還允許在32位插槽上再延長一個50引腳的插槽，從而擴展為64位的VESA總線VESA標準局部總線是面向Intel486設計的，故與486匹配最佳，但很難與Pentium以上的CPU匹配，同時由于設計方面的不足，以及時鐘調節出現問題，再加上不支持總線主控、即插即用等特性，很快被PCI所淘汰32位的VESA總線擴展插槽的引腳配置VL-BUS局部總線結構33MHz的32位數據通路系統總線ISA/EISA多媒體高速局域網高性能圖形調制解調器圖文傳真8MHz的16位數據通路標準總線控制器CPU主存控制器存儲器局部總線控制器

SCSIⅡ控制器VL-BUS……7.5.1、傳統微處理器總線實例1．PCI總線PCI總線是Intel公司在1991年率先提出，是現代計算機最重要接口之一，其普及范圍超越ISA。不僅用于PC機，在許多數字設備上也使用PCI技術PCI（PeripheralComponentInterconnect）即外部設備互連總線，為使外設芯片能快捷地連入系統。PCI是專門為Intel486、Pentium處理器設計的，是一種高性能的PC機局部總線（LocalBus）32位數據線32

/64位地址線工作時鐘33MHz，數據傳輸率為133MB/sPCI的高速性能使之能支持各種高速設備，特別是3D圖形加速卡PCI擴展卡已成為微機高速擴展卡的主流，包括顯示卡、聲卡、Modem卡、網卡和視頻卡等7.5.2、目前主流總線實例PCI總線優點支持PnP（PlugandPlay），即插即用功能，可以自動配置支持突發數據傳送方式，提高總線的數據傳輸率支持總線主控和同步操作，可以使微處理器與PCI上總線控制器同時并行操作采用總線多路復用技術，減少引線數，可以在有限空間加大總線寬度，提高總線利用率獨立于處理器的設計，通過局部總線控制器與CPU相連，不依賴于CPU的主頻和種類，支持多種處理器，接入的PCI設備不影響CPU主板芯片組內含PCI橋（PCIBridage），通過這個緩沖控制器，可以實現6個PCI擴展槽同時工作7.5.2、目前主流總線實例目前已有64位PCI總線，工作時鐘提高到66MHz，數據傳輸率可達528MB/s64位的PCI總線擴展槽是在32位PCI插槽上延伸，每邊增加32線而成獨立結構，與ISA擴展卡不兼容插槽每邊62線，共124線總線插槽分為5V供電電源和3.3V供電電源兩種，為避免這兩種不同的擴展卡插錯，3.3V的插槽的定位擋片Key的位置改設在12、13引腳處電源為3.3V和5V的32位PCI總線擴展插槽的引腳配置

PCI總線結構1.單PCI總線結構CPU多媒體Host/PCI橋(北橋)高速局域網高性能圖形調制解調器圖文傳真PCI總線系統總線33MHz的32位數據通路8MHz的16位數據通路ISA/EISAPCI/ISA橋(南橋)

SCSIⅡ

控制器存儲器7.5.2、目前主流總線實例2.多層PCI總線結構7.5.2、目前主流總線實例PCI總線2存儲器橋0橋4

PCI設備橋5總線橋橋3橋1

PCI設備橋2第一級橋第二級橋第三級橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲器總線

標準總線CPU

I/O設備2．AGP總線PCI對于胃口越來越大的3D顯卡力不從心，并成為制約顯示子系統和整機性能的瓶頸。Intel于1996年7月正式推出AGPAGP（AccelerateGraphicPort）即加速圖形接口，是專門為PentiumⅡ系統的圖形控制器設計的系統總線結構，配合PentiumⅡ的高速浮點運算能力和MMX技術，目前幾乎壟斷3D圖形加速卡的接口第一代AGP1×的數據總線32位，工作時鐘是66MHz，數據傳輸率為264MB/s，是PCI的二倍第二代增強AGP2×的工作時鐘是133MHz，數據傳輸率達到532MB/s，是PCI的四倍奔騰III主板已采用了AGP4×，數據寬度擴展到64位，工作時鐘133MHz，數據傳輸率高達1GB/s現在則是AGP8×，傳輸速度達到了2.1GB/sAGP總線將顯示卡與主板的芯片組直接相連，進行點對點傳輸，所以不是通用性的總線，只用于支持AGP圖形加速卡 Intel公司推出支持AGP的440LX和BX等芯片組。PentiumIICPU、440BX和AGP的系統結構AGP插槽完全獨立于原系統總線，且與以前的圖形控制芯片、PCI控制芯片和CPU不兼容AGP插槽為棕色，124個觸點分列兩邊和上下兩排，結構較復雜7.5.2、目前主流總線實例AGP加速圖形接口在PC圖形控制器和系統內存之間提供高速通道可使圖形控制器直接從主內存執行紋理映射，而不必局限于少量的顯示緩存中加速從CPU到圖形控制器的解碼視頻流，不需要將預取的紋理緩存到顯存中，使3D程序運行更快7.5.2、目前主流總線實例PCI總線漸漸地取代了ISA總線從數據寬度上看，PCI總線有32bit、64bit之分； 從總線工作頻率上分，有33MHz、66MHz兩種改進的PCI系統―PCI-X，最高可達64bit、133MHz，可獲得超過1GB/s的數據傳輸速率性能選項PCI2.2AGP1XAGP2XAGP4XAGP8X數據寬度32位32位32位64位32位工作頻率33MHz66MHz133MHz133MHz533MHz傳輸速率133MB/s266MB/s533MB/s1.06GB/s2.1GB/s回顧20世紀80年代IBM試圖抗爭ISA總線引入微通道(MCA)以及90年代VL-Bus與PCI之間的爭斗，現在新一輪的總線戰爭又爆發了目前國際上有三個總線陣營PCIExpress：擁有900多個企業成員的PCI-SIG已經接受Intel提出的3GIO，將其作為下一代I/O標準，并于2002年4月更名為PCIExpressInfiniband

：Dell、HP、IBM、Intel、Microsoft和Sun創立了InfiniBandTradeAssociation（IBTA），擁有180多個成員，旨在讓Infiniband成為下一代I/O標準HyperTransport：AMD、Apple、Broadcom、Cisco、NVIDIA、PMC-Sierra、SGI、SiPackets、Sun和Transmeta等公司擔任執行委員會的HyperTransport技術聯盟，擁有50多個成員，要把HyperTransport作為未來計算與通信設備的寬帶通信I/O平臺采用的技術原理都相似，兩個突出特點：串行、交換代表未來I/O總線技術的發展趨勢7.5.3未來幾年的總線PCI的工作頻率和帶寬已經無法滿足多媒體等應用對總線的需求在經歷長達10年的修修補補，PCI總線也已無法滿足電腦性能提升的要求，必須由帶寬更大、適應性更廣、發展潛力更深的新一帶總線取而代之，這就是PCIExpress總線是第三代輸入/輸出總線，簡稱3GIO（Third-GenerationInput/Output）1．PCIExpress7.5.3未來幾年的總線點對點連接PCIExpress采用點對點技術，能夠為每一設備分配獨享通道，不需要在設備之間共享資源，充分保障了各設備的寬帶資源，提高了數據傳輸速率PCI是所有設備共享同一條總線資源7.5.3未來幾年的總線1．PCIExpress易于布線、減少串擾，多方式連接PCIExpress導線數量比PCI減少近75%數據不需要同步，在同一系統內能夠以不同頻率運行，而且能夠延伸到系統之外，采用專用線纜可將各種外設直接與系統內的PCIExpress總線連接在一起。這是PCI無法做到的7.5.3未來幾年的總線1．PCIExpressPCIExpress數據傳輸速率快連接可以由x1、x2、x4、x8、x12、x16、x32組成每個通道帶寬為2.5Gb/s（可提升到5Gb/s）理論上最高連接帶寬可達8-10GB/s7.5.3未來幾年的總線1．PCIExpress兼容PCI和PCI-X跨平臺兼容目前被廣泛采用的PCI2.2，但不兼容目前的AGP接口其它功能PCIExpress接口標準可以支持不同的信令協議采用先進的電源管理技術，支持熱插拔功能可以對所有的接入設備進行實時監控采用獨特的糾錯機制保證整個系統的穩定運行1．PCIExpress7.5.3未來幾年的總線能很好地支持3D和視頻等應用1．PCIExpress7.5.3未來幾年的總線有可能成為未來10年PC系統中的標準化I/O連接，PCIExpress將會如同PCI取代ISA一樣的取代PCI以及其它的一些連接方式最先取代的很可能是AGP總線，x16的PCIExpress連接就可以提供單向5GB/s的帶寬ATI等未來的顯示芯片將采用原生方式支持PCIExpress，而nVidia則采用橋接技術來實現此功能1．PCIExpress7.5.3未來幾年的總線2．InfiniBand是面向下一代服務器的輸入輸出總線，原本是以Intel的“NextGenerationI/O（NGIO）”和IBM、惠普等主導的“FutureI/O（FIO）”合并在一起的I/O架構基于SwitchedFabric互連Link具有x1、x4、x12規格。傳輸速度分別為2.5Gbps、10Gbps、30Gbps每個Link可以使用銅線或者光纜使用銅線，傳輸距離可達17米使用光纜，最長可以傳輸10公里7.5.3未來幾年的總線使用InfiniBand的系統是由多個子網構成，子網之間通過路由器以及網橋連接，一個子網最多可以由6.4萬個節點構成使用IPv6擴展地址，使InfiniBand交換機可以將數據包直接交換到正確的設備上統一機箱內部和外部的互連方法消除內部I/O總線，服務器的占地面積可以減少60％，從而取代體積龐大的服務器開發出速度更快的軟件，可使應用程序不必再經過CPU就可直接調用I/O設備既可用于單臺服務器，又可用于集群服務器以及服務器之間高速互聯7.5.3未來幾年的總線3．HyperTransport是一種為主板上集成電路互連而設計的總線技術，可為內存控制器、硬盤控制器以及PCI總線控制器之間開拓出更大的帶寬可應用于服務器、工作站、網絡轉換器以及嵌入式應用設備與現有266MB/s的系統互連技術相比，Hype