1、特性單片 12-BIT A/D 轉換器系列特性單片 12-BIT A/D 轉換器系列系列成員：AD9221，AD9223，AD9220靈活的采樣速率：1.5MSPS,3.0MSPS,10.0MSPS低功耗：59 mW,100mW,250mW單+5V電源積分非線性誤差：0.5LSB微分非線性誤差：0.3LSB輸入參考噪聲：0.09LSB完全片上采樣-保持放大器和電壓基準信噪比和失真比率：70Db無雜散動態范圍：86Db溢出范圍指示直接二進制輸出數據28線SOIC和28線SSOP封裝一般描述AD9221,AD9223,AD9220是一代高性能、單電源供電12位模擬數字轉換器。每個器件展示了真正的1

2、2位線性和溫漂性能1是11.5bit或更好交流性能2。AD9221 / AD9223 和AD9220共享相同的接口選項,封裝和引出線。因此,產品系列基于性能、采樣率和電源、提供了一個向上或向下器件選擇途徑。器件的區別在于其指定的采樣率,和功耗,這反映在他們對頻率的動態性能。AD9221 / AD9223 / AD9220結合低成本、高速CMOS工藝和新穎的架構來實現現有分辨率和一小部分功耗和成本混合實現的單片集成電路。每個器件是一個完整的單片ADC芯片，高性能、低噪聲取樣保持的放大器和可編程電壓基準源。一個外功能框圖部基準源根據要求也可以選擇適合的直流精度和溫度漂移來應用。器件使用多級微分流水

3、線結構，在指定的數據速率下數字輸出誤差修正邏輯提供12位精度，部基準源根據要求也可以選擇適合的直流精度和溫度漂移來應用。器件使用多級微分流水線結構，在指定的數據速率下數字輸出誤差修正邏輯提供12位精度，在操作溫度范圍內保證沒有錯誤代碼。AD9221 / AD9223 / AD9220輸入具有高度靈活，允許容易接口于成像、通信、醫療、和數據采集系統。一個真正的差分輸入結構允許單端和差分輸入接口在不同的輸入范圍。采保放大器(SHA)也同樣適合于多路復用系統在連續通道開關滿刻度電壓等級以及采樣單通道輸入頻率和奈奎斯特速率。此外,AD9221 / AD9223 / AD9220非常適合通信系統采用直接

4、-IF降頻轉換SHA在差分輸入模式可以實現良好的動態性能遠遠超出它的尼奎斯特頻率。一個時鐘輸入是用來控制所有內部轉換周期。數字輸出數據是直接二進制輸出格式。一個超出范圍(OTR)信號顯示一個溢出條件,可以利用最高有效位來確定低或高溢出。產品亮點AD9221 / AD99223 / AD92220系列提供了一個完完全的12位取樣單單片， 28-引線線 SOICC和SSOP封裝裝兼容的模擬到數字轉換功功能。靈活的采樣速率率：AD92221、AD92223和AD92220采樣速率率分1.5MMSPS,33.0MSPPS和10.0MMSPS。低功率和單電源源AD92221， AD92223，AD922

5、20分別在單單5V電源上功功耗只有599 mW、100 mmW和250 mmW。在溫度范圍內具具有優秀的直流性能能AD92221 /ADD9223 / AD99220提供供12位線性和和溫度漂移性性能1。優秀的交流（AAC）性能和低噪噪聲AD92221 /ADD9223 / AD99220提供供比11.33有效位數（ENOB）的性能和具有一個輸入入參考噪聲為0.09 LSB rrms.2。靈活的模擬輸入入范圍多多功能板上采采樣保持持(SHA)可以配置為為單端或差動動輸入不同的的輸入范圍。AD9221/AD92223/AD99220技技術參數DC技術參數 （AVDD = 5 VV, DVDDD

6、= 55 V, ffSAMPLLE = MMax Coonverssion RRate, VREF = 2.55 V, VINB = 2.5 VV, TMIIN to TMAX, uunlesss otherrwise notedd.)AC 技術參數數 (AVDDD = 55 V, DDVDD= 5 V, fAMPLLE = MMax Coonverssion RRate, VREF = 1.00 V, VVINB = 2.5 V, DCC Couppled/SSinglee-Endeed Inpput TMMIN too TMAXX, unlless ootherwwise nnoted.)

7、數字技術參數 (AAVDD = 5 V, DVDDD = 5 V, TMMIN too TMAXX, unlless ootherwwise nnoted.)轉換技術參數 (TMIN to TMAAX witth AVDDD = 55 V, DDVDD = 5 V, CL = 200 pF)圖1 時序圖絕對最大額定參參數熱特性Thermal Resistance28-Lead SOIC熱特性Thermal Resistance28-Lead SOIC_JA = 71.4C/W_JC = 23C/W28-Lead SSOP_JA = 63.3C/W_JC = 23C/W訂購指南芯片引腳排列芯片引

8、腳功能描描述技術參數定義積分非線性誤差差（INL）線性誤差是指從從“負滿量程”到“正滿量程”這條直線上上每個代碼的的偏差。在第第一碼過渡之之前的點是負負滿量程的11/2LSBB。正滿量程程定義一級11/2LSBB，它超過最最后一個碼的的過渡。偏差差是測量這條條真實直線上上的每個特定定代碼來的。微分非線性誤差差（DNL，無遺遺漏碼）一個理想的ADDC顯示代碼碼轉換是準確確分開1 LLSB。微分分非線性（DDNL）是這這個理想值的的偏差。確保保沒有丟碼時時，12位分辨率率顯示所有碼碼是40966,在操作范范圍內每個碼碼必須分別出出現。零點誤差主要進行轉換應應該出現一個個模擬值低于于 1/2 LSB

9、 VVINA=VVINB。零零點誤差被定定義為來自這這一點的實際際偏差。增益誤差第一個代碼轉換換出現模擬值值1/2 LLSB應高于于負滿量程模模擬值。最后后轉換出現模模擬值1 11/2 LSSB應低于標標稱滿量程模模擬值。增益益誤差的偏差差是實際的區區別第一個和和最后一個代代碼轉換和理理想的第一個個和最后一個個代碼轉換的的區別。溫度漂移零溫度漂移誤差差和增益誤差差指定的從最最初(25C)值的最小溫度度值或最高溫度度值的最大變化化。電源抑制技術參數顯示在在滿量程值下下來自供電電電源的最小限限制值和最大大限度值的最最大變化。窗口抖動窗口抖動是連續續采樣的窗口口延遲的變化化,表現為噪聲聲輸入到A /

10、 D。窗口延時當輸入信號進行行轉換時，窗窗口延遲是測測量取樣保持持的放大器(SHA)性性能和測量時時鐘輸入的上上升沿。信噪比和失真(S / NN + D,SINADD)比例S / N + D是測量量輸入信號的的均方根值對對所有低于奈奈奎斯特頻率率譜的頻譜分分量的均方根根和值的比值值，包括諧波但但不含直流。S / NN + D的的值是用分貝貝表示。有效比特數(EENOB)對于正弦波,SSINAD可可以表示的比比特數。使用用下面的公式式，N = (SIINAD 1.766) / 6.02可以獲得一定程程度的性能表表示為N,有效位數數。因此,有效的比比特數為正弦弦波輸入設備備在給定輸入入頻率可以直直

11、接從其測量量SINADD計算。總諧波失真（TTHD）THD是首次六六諧波分量的的均方根求和和值對測量輸輸入信號的均均方根值的比比值,表示為一個個百分比或分分貝。信噪比（SNRR）SNR是測量輸輸入信號的均均方根值對所所有其他低于于奈奎斯特頻頻率的頻譜分分量求和均方方根值得比值值,不包括前六六諧波和直流流。信噪比是是用分貝表示示。無雜散動態范圍圍(SFDR)SFDR用dBB表示，是輸入入信號的均方方根振幅和雜散信號峰峰值之間的差差異。AD92221典型性性能特性（TTPC）(AVDD = 5 V, DVDDD = 5 V, fSSAMPLEE = 1.5 MSPPS, TAA = 255_C)A

12、D9223典型性能特特性（TPCC）(AVDD = 5 V, DVDDD = 5 V, fSSAMPLEE = 3.0 MSSPS, TTA = 225_C)AD9220典型性能特特性（TPCC）(AVDD = 5 V, DVDDD = 5 V, fSSAMPLEE = 10.00 MSPSS, TA = 25_C)介紹AD9221 / AD99223 / AD92220是高性性能系列，完完全單電源12位ADC產品系列同樣基于于CMOS管線線式架構。產產品系列允許系統統設計基于動動態性能、采樣率和功耗下，一個個向上或向下下組合的選擇路徑徑。AD92221 / AD92223 AD99220的模

13、模擬輸入范圍圍具有高度靈活活,允許對單端端或差分輸入入不同的振幅幅,可以交流或或直流耦合。每每個器件共享相同同的接口選項項,引出線和封裝裝。AD9221 / AD99223 / AD92220利用四四級管線架構與寬帶帶輸入取樣保保持的放大器器(SHA)上實現一個個具有成本效效益的CMOOS工藝。每一級管線,不包括最后后一級,由一個低分分辨率flaash a / D連接接到一個開關關電容器DACC和級間殘留留放大器(MMDAC)組組成。殘留物放大大器放大重建建DAC輸出和和flashh輸入下一級級管線之間的的差異。冗余余一位是用于于每級幫助fflash的的數字校正錯錯誤。最后級級簡單組成一一個f

14、lassh A/ D。管線架構允許更更大的吞吐率率為代價的管管線延遲或延延遲。這意味味著當轉換器器能夠捕捉新新的輸入采樣樣的每個時鐘鐘周期,它實際上需需要三個時鐘鐘周期轉換完完全處理和出出現輸出。在在大多數應用用中這個延遲不不是一個問題題。數字輸出出和超范圍指示器器(OTR)輸出，都鎖存到一個輸出出緩沖區驅動動輸出引腳。輸出驅驅動可以配置置接口于5 V或3.3 VV邏輯。AD9221 / AD99223 / AD92220同時使使用邊緣的時時鐘內部定時時電路的具體體時間(見圖1和規格要求求)。A / DD采樣模擬輸輸入在時鐘的的上升沿。在在時鐘低時間間(上升和下降降沿之間的時時鐘),輸入SHA

15、WW為采樣模式式;在時鐘高時時候,它保持。系系統干擾在時鐘的上升升沿之前和/或過多時鐘抖動可可能導致輸入入SHA獲得錯錯誤值,并且應該最最小化。輸入SHA和產產品系列的每種芯片的的個體管線級的內部電電路對功耗和和性能優化。輸入SHA的動態性能和它的功耗之間有一個固定的交換存在。圖2和圖3顯示AD9221 / AD9223 / AD9220的全功率帶寬和建立時間的這種交換比較關系。這兩個數據顯示,更高的全功率帶寬圖3圖3 建立時間圖2 全功率帶寬和最快的建立時時間是以增加加功耗來實現現的。同樣,一個變換存存在在每級采采樣率和功耗耗之間。如前所述,AAD92211 AD92223,ADD9220類

16、類似在大多數數方面,除了指定的的采樣率,功耗和動態態性能。該產產品系列是高高度靈活,提供幾種不不同的輸入范范圍和接口的的選擇。因此,許多應用問問題和變換關關系用這些生生成的配置也也類似。數據據表的結構,設計師作出出明智的決策策選擇適當的的A / DD和最優化性性能以適應特特定的應用。模擬輸入和基準準源概述圖4中,一個簡簡化的模型AAD92211 / ADD9223 / AD99220的一一個簡化模型型,突出了模擬擬輸入VINNA、VINB和基基準電壓VRREF之間的的關系.。在FLASHH A / D轉換器中中如電壓應用用于階梯電阻阻的頂端,VVREF電壓壓值定義最大大輸入電壓到到A / DD

17、核心。最低低輸入電壓到到A / DD核心是自動動定義為-VVREF。圖圖4 AD9221 / AD9223 / AD9220輸入電路的等效功能添加一個差分輸輸入結構為用用戶提供額外外的靈活性,對傳統的fllash轉換換器是不可能能的。輸入級級允許用戶輕輕松地配置為為單端操作或或微分操作的的輸入。A / D輸入入結構的允許許將輸入信號號的直流偏置置變化獨立于于輸入轉換器器的跨度。具具體來說,AA / D的的輸入電壓應應用的核心的的區別是維納納和VINBB輸入插腳。因因此,方程，V CORE VINA VINB （1）定義了差動輸入入級的輸出，并提供輸入入A / DD的核心。電壓,VCORRE,必

18、須滿足的的條件， VREFFVCORE VREF （2）VREF為 VVREF引腳腳的電壓。VINA和VIINB輸入存存在滿足方程程2中的無數組組合,但有一個額額外的限制是是放置在輸入入AD92221 / AAD92233 / ADD9220的的電源電壓。供供電電源約束束了VINAA和VINB有效效運行范圍。其其條件為,（3）AVSS-0.3VVINAAAVDD+（3）AVSS-0.3VVINBAVDDD+0.3VV規定了AVSSS標稱為0V和AVDD標稱稱為5V這個需求求。因此,VVINA和VINB的有有效輸入范圍圍的任意組合合要滿足方程程2和3。附加信息顯示AAD92211/AD92223

19、/ADD9220的的VINA,VINB,VREF和和數字輸出之之間的關系，見表4。參考本節結尾的的表I和表II總結的各各種模擬輸入入和參考配置置。模擬輸入操作圖5顯示了ADD9221 /AD92223 / AD92220的等效模擬輸輸入，它包含一一個微分采樣樣保持放大大器(SHAA)。SHA的差分分輸入結構是是非常靈活的的,允許器件很很容易配置一一個差分或單單端輸入。直直流偏置,或共模電壓壓、輸入(ss)可以設置置為容納單電電源或雙電源源系統。注意意,模擬輸入,VVINA和VINB互換換除外,顛倒輸入VINAA和VINB引腳腳將導致極性性反轉的結果果。圖5 圖5 AD9221 /AD9223

20、/ AD9220的簡化輸入電路SHA的最佳失失真性能對于于差分或單端端輸入下實現現以下兩個條條件: (11)共模電壓壓是中心大約約半電源電壓壓(即AVDD / 2或約約2.5 VV); (2)SSHA的輸入入信號電壓跨跨度設置為最最低(即：2 V輸入跨跨度)。這是由于采采樣開關,QQS1,CMOOS開關RON的電阻很很低,當SHA在跟蹤蹤模式下一些些信號的依賴賴導致頻變使使交流而失真真。CMOSS的RON電阻開關關在半壓電源源下通常是最最低，為了增加對對稱性作為輸入信信號處理AVVDD或AVSS。較較低的輸入信信號電壓跨度度集中于半壓壓電源而減少少RON調制的程程度。圖6 AD92221 /

21、AD92223 / AAD92200的 THD 對照表v。在1 V和2.5 VV的共模電壓下下2 V圖圖 6 AD9221/AD9223/AD9220 THD和頻率的關系 VCM=2.5V和1V,(AIN=-0.5Db,輸入跨度=2.0VP-P)輸入跨度的頻率率特性。注意，每個個A / DD的共模電壓壓1 V展示在在更高頻率下下的THD特性的的類似下降(除了7750 kHHz以上)。同樣,注意THD性能在在較低的頻率率下共模電壓壓變得不那么么敏感。作為為輸入頻率處處理DC,積分（INLL）和微分（DDNL)靜態態非線性失真真將受控。很很重要的注意意是,這些直流靜靜態非線性獨獨立于任何RRON調

22、制。 由于在SHAA拓撲高度對對稱,失真度特性性能明顯改善善，差分輸入入信號的頻率率和超奈奎斯斯特能得到實實現。這個固固有的對稱性性提供優秀的的取消共模失失真和噪聲。同同時,需要輸入信信號電壓跨度度是減少一半半,進一步降低低了RON調制和在在失真的其影影響程度。最優噪聲和直流流線性性能使使差分或單端端輸入達到最最大輸入信號號電壓跨度(即：5 V的輸入入跨度)和VINA、VINB匹配配輸入阻抗。注意,只有輕微的在直流線性退化性能存在2 V和5 V之間的輸入跨度AD9221 / AD9223 /中指定AD9220直流規格說明。在圖5中,差分分SHA使用開開關電容拓撲撲來實現。因因此,其輸入阻抗抗和

23、輸入驅動動源的后續影影響應理解從從而最大限度度地提高轉換換器的性能。引引腳電容、CCPIN、寄生生電容,CPAR,采樣電容,CCS組合通常少少于16 ppF。當SHA進入跟跟蹤模式,對于新輸入入電壓輸入源源必須充電或或放電電壓存存儲到CS。這個CS上的充電和和放電操作,平均在一段段時間內,對于一個給給定的采樣頻頻率,fS,使得輸入阻阻抗出現組成成一個良性的的電阻。然而而,如果該操作作在采樣周期期(即：T = 1 / ffS),輸入入阻抗是動態態的,因此某些預預防措施應該該觀察輸入驅驅動源。輸入阻抗的電阻阻元件可以通通過計算來計計算的平均電電荷由CH從輸入驅驅動源。可以以證明,如果允許CSS完全

24、充電輸輸入電壓開關關QS1前打開開,然后平均電電流的輸入是是一樣的如果果有1 /(CS fSS)歐姆的電電阻輸入之間間的連接。這這意味著輸入入阻抗轉換器器的采樣率成成反比。由于于CS只有4 pFF,這個電阻阻元件典型值值是遠遠大于于驅動源(即：25 kk ，fS = 10MSPPS)。如果認為SHAA采樣輸入阻阻抗超過采樣樣周期,它對輸入驅驅動源表現為為一個動態的的輸入阻抗。當當SHA進入跟跟蹤模式,輸入源最好好提供開關QQS1以指數的的方式的充電電電流通過RRON。指數充充電的要求意意味著最常見見的輸入源,一個運算放放大器,必須表現出出的源阻抗和和電阻低和超超出了采樣頻頻率。圖 7 運放串聯

25、電阻隔離開關電容SHA輸入。匹配電阻改善SNR性能運算放大器的輸輸出阻抗與一一系列電感和和電阻都可以以建模。當一一個電容性負負載切換到運運算放大器的的輸出,輸出將暫時時由于它的有有效輸出阻抗抗下降。隨著著輸出的復蘇蘇,可能發生振振蕩。針對這這一狀況,一系列電阻阻可以插入運運算放大器和和SHA輸入如如圖7所示。運算圖 7 運放串聯電阻隔離開關電容SHA輸入。匹配電阻改善SNR性能這個電阻的最佳佳值取決于幾幾個因素,其中包括ADD9221 / AD99223 / AD92220采樣率率,所選擇的運運算放大器,和特定的應應用。在大多多數應用中,30- 50電電阻器就足夠夠了。然而,有些應用可能能需要

26、一個更更大的電阻值值減少噪聲帶帶寬或在一個個過電壓狀態態下可能限制故故障電流。在在其他應用中中可能需要一一個更大的電電阻值來消鋸鋸齒反沖濾波波器。在任何何情況下,由于THD性能依依賴于串聯電電阻和上面提提到的因素,對于一個給給定的應用建建議優化這個個電阻值。輕微的改善信噪噪比(SNRR)性能和直直流偏移量性性能是通過匹匹配VINAA和VINB的輸輸入電阻。改改善的程度取取決于電阻值值和采樣率。串串聯電阻器值值大于1000,鼓勵使用匹匹配電阻。圖8顯示了ADD9221 / AD99223 / AD92220的THD性能與與串聯電阻及及各自的采樣樣率和奈奎斯斯特頻率。奈奈奎斯特頻率率通常代表AAD

27、C最壞的的情況。在這這種情況下,一個高速度度、高性能放放大器(ADD8047)用作緩沖運運算放大器。雖雖然沒有顯示示AD92221 / AAD92233 / ADD9220信信噪比(即1 dB - 1.55 dB)略略有增加，從0 k電阻增加到2.556 k由由于其帶寬限限制對寬帶噪噪聲的影響。相反, 如果VINA和VINB沒有匹配的輸入電阻,它表現出輕微的減少信噪比(即:0.5 dB -2 dB)。圖圖 8 THD vs. RSERIES (fIN = fS/ 2, AIN = 0.5 dB, Input Span = 2 V p-p, VCM = 2.5 V)圖8顯示了一個個小串聯電阻阻在

28、 30和50之間AD99220已提提供了最佳的的THD性能。AD99223用低低的值串聯電電阻是可以接接受的,ADD9221因因為其較低的的采樣率提供供更長的瞬態態AD80447恢復期。注意意,較低的放大大器帶寬通常常會有較長的的瞬態恢復期期,因此需要略略高RSERRIES電阻阻值和/或降低采樣樣率來達到最最優的THDD性能。隨著串聯電阻值值增加,值得注意的的是相應的失失真也會增加加。這是由于于它的SHAA和寄生電容容相互作用,而CPAR依賴信信號。因此,由此產生的的電阻-電容時間常常數是依賴于于信號,這就是引起起失真的根源源。AD92221 / AD92223 AD99220的噪噪音或小信號

29、號帶寬同樣事事他們的全功功率帶寬如圖圖2所示。對于于在噪聲敏感感方面應用,過高的帶寬寬可能有害,添加一系列列電阻和/或并聯電容容器有助于限限制寬帶噪聲聲，在a / D輸入端端形成一個低低通濾波器。但是請注意,串聯電阻組成的AD9221 / AD9223 AD9220的等效輸入電容應該評估對于時域敏感的應用輸入信號的絕對建立時間。在諧波失真不是主要關心的應用中,串聯電阻可結合SHA的標稱16 pF的輸入電容選擇設置過濾器的3 dB截止頻率。減少了噪聲帶寬寬更好的方法法,是同時可建建立抗鋸齒過過濾器實極點點,在輸入(即：VINAA和/或VINB)和模擬地之之間添加一些些附加的并聯聯電容。因為為附加

30、的并聯聯電容與ADD9221 / AD99223 / AD92220的等效效輸入電容相相結合,較低的串聯聯電阻可以選選擇建立濾波波器的截止頻頻率,而不是降低低器件的失真真性能。并聯聯電容也就像像一個水庫,沉沒或供養養所需的附加加充電需要保保持電容器,CH,進一一步減少在運運算放大器的的輸出電流瞬瞬變。應該評估運算放放大器驅動AAD92211 / ADD9223 AD92220增加電容容性負載的影影響。當噪聲聲是主要的考考慮時的優化化性能,增加并聯電電容將允許輸輸入信號的瞬瞬態響應。增增加電容太多多可能會影響響運算放大器器的建立時間間,頻率響應和和失真性能。基準源操作AD9221 / AD992

31、23 / AD92220包含片片上帶隙基準準源提供引腳腳改變選項來來生成1 VV或2.5 VV輸出。通過過添加兩個外外部電阻,用戶可以生生成參考電壓壓1 V和2.5 VV。另一種替替代方法是使使用一個外部部基準設計要要求提高準確確性和/或漂移性能能。見表III的AD92221 / AAD92233 AD92220引腳跨跨接選項的摘摘要參考配置置。圖9顯示了一個個簡化模型的的AD92221 / AAD92233 / ADD9220內內部基準源電電壓。引腳跨接引用用放大器緩沖沖區1 V固定基基準源電壓。基基準源放大器器的輸出,AA1,出現在在VREF引腳腳。VREFF引腳上的電電壓決定了全全面輸入

32、A / D的跨跨度。這個輸輸入跨度等于于,Full-Sccale IInput Span = 2VREF電壓出現在VRREF引腳以以及內部的狀狀態參考放大大器,A1,取決于電壓壓出現在SEENSE引腳腳。邏輯電路路包含兩個電電壓比較器,監控在SENNSE引腳。最最低的比較器器設置點(約0.3 VV)控制開關關的位置在AA1的反饋路路徑。如果SSENSE引引腳與REFFCOM,開開關連接到內內部電阻網絡絡,從而提供一一個VREFF 2.5 V。如果SENSSE引腳與VREEF引腳通過過短或電阻、開開關連接SEENSE引腳腳。短路將提提供一個VRREF 1.0 V,外外部電阻網絡絡將提供另一一種V

33、REFF 1.0 V和2.5 VV之間的交替替選擇。另一一個比較器控控制內部電路路,如果SENSSE引腳綁接接到AVDDD將禁用基準準源放大器。禁用放大器允許VREF引腳由外部參考電壓驅動。圖 9 等效基準源電路AD9221 / AD99223 / AD92220實際的的內部電路使使用的參考電電壓出現在CCAPT和CAPB引腳腳。為正確操操作使用內部部或外部基準準時,必須添加一一個電容網圖 9 等效基準源電路連接到這些引腳腳。圖10顯示了建建議的去耦網網絡。這個電電容網絡執行行以下三個功功能:(1)隨著參考放放大器、A22,它提供了了一個較低的的源阻抗在很很大的頻率范范圍來驅動AA/D內部電電

34、路,(2)提供必要A22的補償,(33) 頻帶限制來自自基準源噪聲聲成分。基準電壓的的開機時間出出現CAP和CAPB之間間大約15mms應評估在在任何斷電的的操作模式。圖 10 推薦的CAPT/CAPB 的去耦網絡A / D的輸輸入跨度可以以是動態變化化通過改變出出現在CAPPT和CAPB對稱稱約2.5VV平衡差分參參考電壓(即：電壓中中心)。改變參考速速度超出A22的功能,有必要驅動動CAPT和CAPB兩個個高速,低噪聲放大大器。在這種種情況下,內部放大器器(即:A1和A2)必須禁禁用通過連接接SENSEE到AVDD和 VREFF 到REFCOOM,和刪除除電容去耦網網絡。外部電電壓應用到C

35、CAPT和CAPB必須須是2.5 V +輸入入跨度/ 44和2.5 VV 輸入跨度/ 4,分別輸輸入跨度是22 V和5 V之間變變化。注意,這些采樣在在流水線A / D期間間任何參考過圖 10 推薦的CAPT/CAPB 的去耦網絡表I 模擬輸入入配置摘要表II 基準源源配置摘要AD9221 / AD99223 / AD92220高度靈靈活的輸入結結構,允許它接口口于單端或差差分輸入接口口電路。所示示應用所示部部分驅動模擬擬輸入和基準準源配置,隨著信息在在輸入和引用用該數據表的的概述,給出單端和和差分操作的的例子。表一一和表二所列列參考列表的的不同可能的的輸入和參考考配置及其相相關數據表中中的數

36、據。最優的操作模式式,模擬輸入范范圍和相關接接口電路將取取決于特定的的應用的性能能要求以及電電源選項。例例如,直流耦合的的單端輸入將將適合大多數數數據采集和和成像應用。同同時,許多通信的的應用需要直直流耦合輸入入正確解調可可以利用ADD9221 / AD99223 / AD92220優秀的的單端失真的的性能。輸入入跨度應該配配置,系統的性能能目標和驅動動運算放大器器的動態余量量要求同時滿滿足。另外,差模的操操作與變壓器器耦合輸入提提供了最佳的的THD和SFDR性能能在一個寬的的頻率范圍。這這種模式的操操作應考慮大大多數要求基基于頻譜的應用,允許交流直接接耦合(如：如果數字轉轉換)。單端操作要求

37、VVINA是ac或dc耦合的輸輸入信號源同同時AD92221 / AD92223 AD99220的VINB可以以偏置到適當的電電壓對應于一一個中級代碼碼過渡。注意意,信號反相可可以很容易通通過置換VIINA和VINB。AD92221 / AAD92233 AD92220的額定定規格具有使使用單端電路路5 V的輸入入范圍和2 V以及VINBB = 2.5 V。差分操作要求VVINA和VINB同時時驅動兩個相相等的信號是是階段版本的的輸入信號。禁禁用差分操作作參考放大器器如果SENNSE綁接到到AVDD。禁禁用放大器允允許VREFF引腳接入外部基準考電壓壓。圖 9 等效的基準源電路實際使用的基準準

38、電壓AD92221 / AD92223 AD99220的內內部電路出現現在CAPTT和CAPB兩引引腳。圖 9 等效的基準源電路為正確操作使用用內部或外部部基準電壓時，這些引腳必須添加加一個電容網網絡。圖10顯示了建建議的去耦網絡。這個個電容網絡執執行以下三個個功能:(11)隨著參考考放大器、AA2提供了一一個較低的源源阻抗在很大大的頻率范圍圍來驅動,A/ D內部電電路，(2)對A2提供必要要的賠償，和(3)頻帶限限制基準源的的噪聲成份。基準電電壓的開機時時間出現在CCAPT和CAPB之間間的時間大約約15ms，應該評估在在任何斷電的的操作模式。圖10 推薦CAPT/CAPB的去耦網絡A /

39、D的輸輸入跨度可以以是動態變化化通過改變平平衡差分參考考電壓出現在在CAPT和CAPB側的對稱電壓約2.5 VV(即：電源中間間值)。改變參考速速度除了A22的功能,有必要驅動動CAPT和CAPB兩個個高速,低噪聲放大大器。在這種種情況下,內部放大器器(即:A1和A2)必須禁禁用通過連接接SENSEE到AVDD和 VREFF 到REFCO圖10 推薦CAPT/CAPB的去耦網絡網絡。外部電壓壓應用到CAAPT和CAPB側必必須是2.55 V +輸輸入跨度/ 4和2.5 VV -輸入跨跨度/ 4,分別輸入跨跨度是2 VV和5 V之間變變化。AD9221/9223/AD92220 基準電電壓配置描

40、述述（見表II）驅動模擬輸入介紹AD9221 / AD99223 / AD92220高度靈靈活的輸入結結構,允許接口與單單端或差分輸輸入接口電路路。所示的應應用部分驅動動模擬輸入和和基準電壓配置置在輸入的信信息和基準概述這個個數據表,給出單端和差分操作例子子。參照表I和表II所列的列列表的不同配配置及其可能能的輸入所在數據表中的的關聯數據。最優的操作模式式,模擬輸入范范圍,和相關的接接口電路將取取決于特定的的應用性能要求求以及電源選選項。例如,一個直流耦耦合的單端輸輸入適合大多多數數據采集集和成像應用用。同時,許多通信應應用需要直流流耦合輸入正正確解調可以以利用優秀的的單端失真的的性能AD99

41、221 / AD92223 / AD92220。輸入跨度應應該配置,系統的性能能目標和驅動動運算放大器器的凈空要求求同時滿足。另外,差模的操操作與變壓器器耦合輸入在在一個寬的頻頻率范圍提供供了最佳的TTHD和SFDR性能能。這種模式式的操作應考考慮大多數要要求基于頻譜譜的應用,允許交流耦耦合(即：直接 IIF/數字轉轉換)。單端操作要求VVINA是ac -或dc-耦合到到輸入信號源源同時 ADD9221 / AD99223 AAD92200的VINB可以以偏置到適當當的電壓對應應于一個中刻刻度代碼過渡渡。注意，信號反相可可能很容易通通過通過VIINA和VINB置換換。的額定規規格AD92221

42、 / AD92223 AD99220的額額定技術參數數具有使用單單端電路5 V的輸入范范圍和2 VV以及VINBB = 2.5 V。差分操作要求VVINA和VINB同時時驅動兩個相相等的輸入信信號的相位的的進出信號。AD9221 / AD9223 AD9220差分操作提供了以下好處：(1)信號波動較小,因此線性需求放在輸入信號源可能更容易實現，(2)信號波動較小,因此可以允許使用的放大器可能受到空間的限制，(3)差分操作使偶次諧波達到最小化產品,和(4)差分操作提供了基于器件的共模抑制噪聲免疫力。圖11顯示了這這三個器件的的共模抑制。圖11 AD9221/223/AD9220輸入共模抑制比對照

43、輸入頻率作為最典型的CCMOS器件件,超過了供電電限制將在內內部寄生二極極管,導致器件內內部瞬態電流流。圖12顯示了一一個ac或dc耦合單端端輸入的兩個個系列電阻和和兩個二極管管一個簡單的的鉗位電路。一一個可選的電電容器顯示aac耦合的應應用。注意，一個更大的的串聯電阻器器可以用來限限制故障電流流通過D1和D2但應該評評估因為它可可以導致整體體性能退化。類類似的鉗位電電路也可用于于每個輸入差圖11 AD9221/223/AD9220輸入共模抑制比對照輸入頻率單端模式運行圖12 簡單的鉗位電路AD9221 / AD99223 / AD92220 單端端可以配置操操作使用直流流或交流耦合合。在這兩

44、種種情況下，輸入A / D的必須是一個運算放放大器這不會會降低A / D的性能能。因為A / D從單單電源運行，這將是必要要電平偏移地地面雙信號符符合它的輸入入要求。直流和交流流耦合提供這這種必要的功功能，但每種方法法的結果在不不同的接口問問題會影響系統的圖12 簡單的鉗位電路DC耦合和接口口問題許多應用需要模模擬輸入信號號直流耦合到到AD92221 / AAD92233 / ADD9220。運算放大器器可以配置為為重新調節和和電平變化的的輸入信號,以便它兼容的的選擇A / D的輸入范圍。輸入范范圍應該選擇擇根據A / D的系統統性能目標以以及模擬電源源的可用性,因為這將對對運算放大器器的選擇

45、某些些約束。許多新的高性能能放大器指定定為唯一55 V電源運運行和輸入/輸出擺幅能能力有限。因因此， AD92221 / AD92223 AD99220所選選的輸入范圍圍應該敏感凈空空要求特定的的運算放大器器，以防止截幅的信號。同同時，由于雙電源源放大器的輸輸出擺幅可以低于-0.33 V，鉗位位它的輸出應應考慮在某些些特定應用。在某些應用中,這可能有利利于使用運算算放大器本身身指定的單電電源5 V運行,因為它將限限制它的輸出出擺幅在電源源電壓軌內。對于AD8041、AD8011 AD817這樣的放大器是為此目的而采用。AD8041等軌到軌輸出放大器允許AD9221 / AD9223 AD922

46、0配置對于較大輸入跨度,從而改善噪聲性能。如果在應用中需需要輸入跨度度最大的(即：0 V到5 V)的AD92221 / AAD92233 / ADD9220,運算放大器器將需要更高高的供電電壓壓來驅動它。各各種高速放大大器運算放大大器的選擇指指南的數據表表可以選擇適適應各種不同同的供電電壓壓選項。再一一次強調，這這些應用中應應該考慮鉗位位放大器的輸輸出擺幅。兩個直流耦合運運算放大器電電路使用同相相和反相輸出出拓撲在下面面討論。雖然然沒有顯示,同相、反相相拓撲可以很很容易地通過過分別使用SSallenn-Key或或多重反饋拓拓撲結構配置置的抗鋸齒濾濾波器。附加加的電阻-電容網絡之之間可以插入入運

47、算放大器器的輸出和AAD92211 / ADD9223 AD92220輸入提供供一個真實極極點。簡單運放緩沖圖13 單端AD9221/AD9223/AD9220運放驅動電路在最簡單的情況況下,輸入信號到到AD92221 / AAD92233 AD92220按照選選定的輸入范范圍已經偏置置電平。它只只是對A / DD的引腳VINAA和VINB的模擬輸入提提供了所必需需的充分的低低阻抗。圖113顯示了為為單端驅動使使用運算放大大器的推薦配置。在在這種情況下下,同相運算放放大器為單位位增益配置驅驅動VINAA引腳。內部部基準源驅動VINBB引腳。注意,附加串聯一一個電阻器330- 50相相連。VIN

48、NA和VINB將在在幾乎所有情情況下是有益益的。參照模模擬輸入運行行部分討論電電阻的選擇。圖圖13顯示了正正確的連接為為0 V 55 V的輸入入范圍。替代代單端輸入范范圍0 V 2VREF也可可以用適當的的配置來實現現VREF(請參閱使用用內部引用圖13 單端AD9221/AD9223/AD9220運放驅動電路運放采用直流電電平偏置圖 14 采用直流耦合電平偏置的單端輸入運放圖14顯示了運運算放大器采采用直流耦合合電平轉移電電路，A1，求和輸入信信號所需的直直流偏移量。配置反相模式的運算放大器和電阻的值結果增益為-1交流信號放大器。如果信號反相是不符合需要的，VINA和VINB互換連接重建原始

49、信號極性。直流電壓在VREF上設置AD9221/ AD9223 / AD9220為共模電壓。例如,當VREF = 2.5 V，運算放大器輸出電平也將圍繞2.5 V。使用比例匹配,薄膜電阻網絡將增益和偏移誤差最小化。另外，可選一個上拉電阻RP可以用來減少在VREF上的輸出負載1mA圖 14 采用直流耦合電平偏置的單端輸入運放AC耦合和接口口問題交流耦合是合適適的,應用的運算算放大器的輸輸出AD92221 / AD92223 AD99220通過過耦合電容器器可以很容易易地轉移到共共模電壓電平平,VCM。這允許運算算放大器的共共模的優點電電平對稱偏移移到電源中點點電平(例如,(VCC+VEE)/ 2

50、)。對稱工作的放大器器對其電源通通常提供最好好的交流性能能以及最大的的輸入/輸出。因此此,各種高速/性能放大器器僅限于+ 5 VV / -55V工作和/或指定為5 V單電源工作，這這些都可很容易地為AD92221 / AAD92233 / ADD9220配配置為5 VV 或2 V的輸入入跨度。當A / D時時配置為2 V輸入跨度度和共模電壓壓2.5 VV時最好的交交流失真性能能是可實現的的。注意，差動變壓器器耦合，這是另一種種形式的交流流耦合,應該考慮最最佳交流性能能。簡單的AC接口口圖15顯示了一一個ac-耦合, 單端配置置的典型例子。雙雙極性偏壓的的變化, 地到基準準的輸入信號號大約為VR

51、REF。C1和C2的值將取取決于電阻RR的大小,電容器,C11和C2,通常是是0.1F陶瓷電容和和10F鉭電容并聯聯實現低截止止頻率，同時，在寬的頻率率范圍內保持持一個低阻抗抗。電容和電電阻的組合形形成一個高通通濾波器和高高通-3 dB頻率率方程決定的的，低阻抗VREFF電壓源偏置VINB輸入入和提供偏置置電壓的輸入入。圖15顯示了VREEF配置為2.55 V;因此此,A / D的輸入范范圍為0 VV - 5 V。其他輸入范范圍可以選擇擇通過改變VVREF,但但A / DD的失圖15 AC耦合輸入入真性能降低略作作為輸入共模模電壓偏離22.5 V的的最佳水平。供選擇的AC接接口圖16顯示了一一

52、個靈活的AAC耦合電路路,可以配置不不同的輸入范范圍。由于VINAA和VINB共共模電壓比獨獨立偏置于VVREF的中中心電源電壓壓,VREFF引腳鎖定或或重新配置來來實現輸入22 V和5 V pp p之間的的跨度。ADD9221 / AD99223 / AD92220的共模模抑制比以及及對稱耦合電電阻-電容網絡將將消除電源變變化和噪聲。電阻R建立共模電壓。他們可能有一個高值(如：5 k),以減少功耗建立低截止頻率。電容C1和C2,通常0.1F陶瓷和10F鉭電容器并聯來實現低截止頻率，同時，在寬頻率范圍維持一個低阻抗頻率范圍寬。RS隔離緩沖放大器從A / D輸入。當VINA和VINB通過無韻律驅

53、動網絡時實現最優性能。f-3 dB點可以近似方程，圖圖16 AC耦合輸入彈性 輸入跨度，VCM=2V運算放大器選擇擇指南AD9221 / AD99223 / AD92220運算放放大器的選擇擇高度依賴于于特定的應用用。一般來說說，性能任何給定定的應用都需求的特點點時域或頻域域參數。在這這兩種情況下下,應用時應該仔仔細選擇運算算放大器,同時保留A / D的性性能。這個任任務變得富有有挑戰性，認為要應該仔細考慮慮AD92221 / AAD92233 / ADD9220的的高性能能力力加上其他無無關的系統級級功耗和成本本等要求。能夠選擇最優運運算放大器可可能進一步復復雜化有限電電源可用性和和/或有限

54、的可可接受供應所所需的運算放放大器。新的的、高性能放放大器通常有有輸入和輸出出范圍限制依依照他們的低低電壓供電。因因此,一些放大器器允許更合適適在交流耦合合系統應用。當需要直流流耦合時,放大器沒有有空間限制, 應考慮軌到軌軌放大器或可可以使用更高高的供電電壓壓。下面將介紹紹當前模擬器器件公司的一一些運算放大大器。系統設設計師總是鼓鼓勵聯系工廠廠或當地銷售售辦事處在模模擬器件上更新的的最新放大器器產品。高端端運算放大器器區域,他們可能會會限制AD99221的性性能/ ADD9223 AD92220也包括在在內。AD817:單位增益500MHz,建立時間700ns 00.01%,電源電壓+55V

55、到15V 最佳應應用：采樣速速率7MSPSS,低噪聲，5VVP-P輸入范范圍 限制：THD 大于于100kHHzAD826:AD8177的雙版本, 最佳應應用：差分/或低阻抗輸輸入 驅動，低低噪聲 限制：THD 大于于100kHHzAD818:130MHHz,G=+2BW,建立時間800ns 00.01%,電源電壓+55V 到15V 最佳應應用：采樣速速率7MSPSS,低噪聲，5VVP-P輸入范范圍, 增益:+2 限制：THD 大于于100kHHzAD828:AD8188的雙版本, 最佳應應用：差分/或低阻抗輸輸入 驅動，低低噪聲，增益益:+2 限制：THD 大于于100kHHzAD812：雙

56、運放，1445MHz, 單位增益,單電源電流流反饋，+55V 到15V電源 最佳應應用：差分/或低阻抗輸輸入驅動，采采樣速率7MSPSS 限制：THD 大于于1MHzAD8011:f-3dB=300MMHz, +5V 到5V電源，電電流反饋 最佳應應用：單電源源，AC-DDC耦合，良良好AC參數，低低噪聲，低功功耗5mW 限制：THD 大于于5MHz,可用輸入/輸出范圍AD8013:3組，f-3dB=230MMHz, +5V 到5V電源，電電流反饋，禁禁用功能 最佳應應用：3:11混合器，AC-DCC耦合，良好好AC參數 限制：THD 大于于5MHz,輸入范圍AD9631:單位增益2220MH

57、z, 建立時間166ns 00.01%，5V電源 最佳應應用：良好AAC參數，低低噪聲，ACC耦合 限制：THD 大于于5MHz,可用輸入范范圍AD8047:單位增益1330MHz, 建立時間300ns 00.01%，5V電源 最佳應應用：良好AAC參數，低低噪聲，ACC耦合 限制：THD 大于于5MHz,可用輸入范范圍AD8041:軌到軌，單單位增益1660MHz, 建立時間555ns 00.01%，5V電源，26mmW 最佳應應用：低功耗耗，單電源系系統，DC耦合，大大輸入范圍 限制：噪聲支持2VV輸入范圍AD8042:雙AD80441 最佳應應用：差分/或低阻抗輸輸入驅動 限制：噪聲支持

58、22V輸入范圍圍差分模式運行由于并不是所有有的應用有一一個先決條件件信號對差分運行,通常需要執執行單端到差差分轉換。在在系統中不需需要DC耦合,一個射頻與與中心抽頭變變壓器是最好好的方法來生生成AD92221/ AAD92233 / ADD9220差差動輸入。它它提供了所有有的好處是A / DD在差模運行中沒有額額外的貢獻噪噪音或失真。射頻變壓器的好好處是也提供信號號源和A / D之間的的電氣隔離。注意，盡管單端端到差分運算算放大器拓撲撲將允許直流流耦合的輸入信號，當AD92221 / AAD92233 AD92220的直流流單端模式運運行奈奎斯特特頻率(即：fIN fS / 2)對比THD性

59、能上上實現已無顯顯著改善。另另外,所需的額外外運算放大器器拓撲中往往往會增加總系系統噪聲,功耗和成本本。因此,建議對于大大多數應用單單端模式操作作要求直流耦耦合。AD9221 / AD99223 / AD92220在使用變壓器器差動模式下下運行THDD和SFDR實現現表現戲劇性性的改善。圖圖17顯示了每每一個a / D的THD相對差差動變壓器耦耦合電路相對對輸入頻率的的曲圖18圖18 AD9221/9223/9220 SFDR對比輸入頻率（VCM=2.5V,2VP-P輸入跨度，AIN=-0.5dB）圖17 AD9221/9223/9220 THD對比輸入頻率（VCM=2.5V,2VP-P輸入跨

60、度，AIN=-0.5dB）線,圖18顯示示了SFDRR相對輸入頻頻率的曲線。兩個圖形展示差模的頻譜性能增強的運行。差分和單端模式式之間的性能能增強是最值值得注意的頻頻率作為輸入入方法和超越越了奈奎斯特特頻率(即：fIN fS / 2)對應于特定定的A / D。圖表也有助于確確定適當的AA / D直直接如果轉換換或欠采樣應應用。參照模模擬器件應用用說明AN- 301和和AN- 3302信息討討論欠采樣。應該選擇符合或超過的A / D失真性能要求測量所需的頻率通帶。例如，AD9220在擴展頻率范圍內達到最佳的失真性能由于其功率帶寬更大,因此，將是一個最好的選擇如果欠采樣為21.4 MHz。請參考這