1、邊界掃描測試技術課件1第1頁，共20頁，2022年，5月20日，18點20分，星期三邊界掃描技術是一種應用于數(shù)字集成電路器件的測試性結構設計方法。所謂“邊界”是指測試電路被設置在IC器件邏輯功能電路的四周，位于靠近器件輸入、輸出引腳的邊界處。所謂“掃描”是指連接器件各輸入、輸出引腳的測試電路實際上是一組串行移位寄存器，這種串行移位寄存器被叫做“掃描路徑”，沿著這條路徑可輸入由“0” 和“1”組成的各種編碼，對電路進行“掃描”式檢測，從輸出結果判斷其是否正確。8.2 邊界掃描技術的含義2第2頁，共20頁，2022年，5月20日，18點20分，星期三在正常工作狀態(tài)：輸入和輸出數(shù)據(jù)可以自由通過每個B

2、SC，正常工作數(shù)據(jù)從NDI進，從NDO出。在測試狀態(tài)，可以選擇數(shù)據(jù)流動的通道：對于輸入的IC管腳，可以選擇從NDI或從TDI輸入數(shù)據(jù)；對于輸出的IC管腳，可以選擇從BSC輸出數(shù)據(jù)至NDO，也可以選擇從BSC輸出數(shù)據(jù)至TDO。8.3 BST方法邊界掃描測試是通過在芯片的每個I/O引腳附加一個邊界掃描單元(BSCBoundray Scan Cell)以及一些附加的測試控制邏輯實現(xiàn)的。BSC主要是由一些寄存器組成的。每個BSC有兩個數(shù)據(jù)通道：測試數(shù)據(jù)通道和正常數(shù)據(jù)通道。邊界掃描單元BSC的連接圖核心邏輯3第3頁，共20頁，2022年，5月20日，18點20分，星期三邊界掃描單元能夠迫使邏輯追蹤引腳信

3、號，也能從引腳或器件核心邏輯信號中捕獲數(shù)據(jù)。強行加入的測試數(shù)據(jù)串行地移入邊界掃描單元，捕獲的數(shù)據(jù)串行移出。邊界掃描單元BSC的連接圖核心邏輯4第4頁，共20頁，2022年，5月20日，18點20分，星期三為了測試兩個JTAG設備的連接，首先將JTAG設備1的某個輸出測試腳的BSC置為高或低電平，輸出至NDO，然后讓JTAG設備2的輸入測試腳來捕獲從管腳輸入的NDI值，再通過測試數(shù)據(jù)通道將捕獲到的數(shù)據(jù)輸出至TDO，對比測試結果即可快速準確地判斷這兩腳是否連接可靠。邊界掃描測試應用示意圖5第5頁，共20頁，2022年，5月20日，18點20分，星期三BST的核心思想是在芯片管腳和芯片內部邏輯之間，

4、即緊挨元件的每個輸入、輸出引腳處增加移位寄存器組，在測試模式下，寄存器單元在相應的指令作用下，控制輸出引腳的狀態(tài)，讀入輸入引腳的狀態(tài)，從而允許用戶對PCB上的互連進行測試。 8.4 BST電路結構 指令寄存器(包括譯碼器)數(shù)據(jù)寄存器測試訪問端口(TAP)控制器 TAPTest Access Port6第6頁，共20頁，2022年，5月20日，18點20分，星期三引腳名 稱功 能TDI測試數(shù)據(jù)輸入指令和測試編程數(shù)據(jù)的串行輸入引腳。數(shù)據(jù)在TCK的上升沿移入。TDO測試數(shù)據(jù)輸出指令和測試編程數(shù)據(jù)的串行輸出引腳，數(shù)據(jù)在TCK的下降沿移出。如果數(shù)據(jù)沒有正在移出，該引腳處于三態(tài)。TMS測試模式選擇該輸入引

5、腳是一個控制信號，它決定TAP控制器的轉換。TMS必須在TCK的上升沿之前建立，在用戶狀態(tài)下TMS應是高電平。TCK測試時鐘輸入時鐘輸入到BST電路，一些操作發(fā)生在上升沿，而另一些發(fā)生在下降沿。TRST測試復位輸入低電平有效，用于初始化或復位BST電路。BST電路一般采用4線測試接口，若測試信號中有復位信號，則采用5線測試接口。這5個信號的引腳名稱及含義如下表。7第7頁，共20頁，2022年，5月20日，18點20分，星期三（1）指令寄存器8.4.1 BST寄存器單元（2）旁路寄存器（3）邊界掃描寄存器 用來決定是否進行掃描測試和訪問數(shù)據(jù)寄存器操作。旁路寄存器只有1位，它提供了一條從TDI到T

6、DO之間的最短通道。當選擇了旁路寄存器，實際上沒有執(zhí)行邊界掃描測試，它的作用是為了縮短掃描路徑，將不需要測試的數(shù)據(jù)寄存器旁路掉，以減少不必要的掃描時間。邊界掃描寄存器由大量置于集成電路輸入輸出引腳附近的邊界掃描單元組成。邊界掃描單元首尾相連構成一個串行移位寄存器鏈，它使用TDI引腳作為輸入，TDO引腳作為輸出。在測試時鐘TCK的作用下，從TDI加入的數(shù)據(jù)可以在邊界掃描寄存器中進行移動掃描。 設計人員可用邊界掃描寄存器來測試外部引腳的連接，或是在器件運行時捕獲內部數(shù)據(jù)。8第8頁，共20頁，2022年，5月20日，18點20分，星期三8.4.2 TAP控制器 TAP控制器是邊界掃描測試的核心，它是

7、一個具有16個狀態(tài)的狀態(tài)機。在TCK的上升沿，TAP控制器利用TMS引腳控制器件中的邊界掃描操作，可以選擇使用指令寄存器掃描或數(shù)據(jù)寄存器掃描，以及控制邊界掃描測試進行狀態(tài)轉換。TAP控制器的狀態(tài)圖如下。9第9頁，共20頁，2022年，5月20日，18點20分，星期三數(shù)據(jù)寄存器分支指令寄存器分支六個穩(wěn)定狀態(tài)測試邏輯復位測試運行/等待數(shù)據(jù)寄存器移位數(shù)據(jù)寄存器移位暫停指令寄存器移位指令寄存器移位暫停10第10頁，共20頁，2022年，5月20日，18點20分，星期三若要進行邊界掃描測試，可以在TMS與TCK的配合控制下退出復位，進入邊界掃描測試所需的各個狀態(tài)。在TMS和TCK的控制下，TAP控制器跳

8、出測試邏輯復位狀態(tài)，從選擇數(shù)據(jù)寄存器掃描(Select-DR-Scan)或選擇指令寄存器掃描(Select-IR-Scan)進入掃描測試的各個狀態(tài)。數(shù)據(jù)寄存器掃描和指令寄存器掃描兩個模塊的功能類似。在上電或IC正常運行時，必須使TMS最少持續(xù)5個TCK周期保持為高電平，或者TRST引腳保持低電平，TAP才能進入測試邏輯復位狀態(tài)。這時，TAP發(fā)出復位信號使所有的測試邏輯不影響元件的正常運行。（1）進入復位狀態(tài)（2）進入邊界掃描測試狀態(tài)11第11頁，共20頁，2022年，5月20日，18點20分，星期三進入每個模塊的第一步是捕捉數(shù)據(jù)，對于數(shù)據(jù)寄存器，在捕捉狀態(tài)把數(shù)據(jù)并行加載到相應的串行數(shù)據(jù)通道中；

9、對指令寄存器則是把指令信息捕捉到指令寄存器中。TAP控制器從捕捉狀態(tài)既可進入移位狀態(tài)，也可進入跳出1狀態(tài)。通常，捕捉狀態(tài)后緊跟移位狀態(tài)，數(shù)據(jù)在寄存器中移位。在移位狀態(tài)之后，TAP控制器通過跳出1狀態(tài)可進入更新狀態(tài)，也可進入暫停狀態(tài)。12第12頁，共20頁，2022年，5月20日，18點20分，星期三 從暫停狀態(tài)出來，通過跳出2狀態(tài)可以再次進入移位狀態(tài)，或者經(jīng)過更新狀態(tài)回到運行測試/等待狀態(tài)。 在暫停狀態(tài)，數(shù)據(jù)移位暫時終止，可以對數(shù)據(jù)寄存器或指令寄存器重新加載測試向量。 在更新狀態(tài)，移入掃描通道的數(shù)據(jù)被輸出。13第13頁，共20頁，2022年，5月20日，18點20分，星期三8.5 BST操作控

10、制 指令模式:抽樣/預加載(SAMPLE/PRELOAD)外測試(EXTEST)旁 路（BYPASS) 用戶碼(UESCODE)ID 碼 (IDCODE)模 式指 令(FLEX10K)說 明抽樣/預加載0001010101器件正常工作時允許“快拍”待捕獲和待考察的引腳信號。外測試0000000000在輸出引腳外加測試樣本，在輸入引腳捕獲測試結果，以測試外電路和板級互連。旁 路1111111111在TDI和TDO之間放一旁路寄存器，允許BST數(shù)據(jù)在器件正常工作時同步通過所選器件，傳輸?shù)较噜彽钠骷Ｓ脩舸a0000000111選擇UESCODE寄存器放置在TDI和TDO之間，允許UESCODE串行移

11、到TDO。ID 碼0000000110選擇UESCODE寄存器放置在TDI和TDO之間，允許UESCODE串行移到TDO。14第14頁，共20頁，2022年，5月20日，18點20分，星期三8.5 BST操作控制 為了啟動BST操作，必須選擇指令模式。方法是使TAP控制器向前移位到指令寄存器移位(SHIFT_IR)狀態(tài)，然后由時鐘控制TDI引腳上相應的指令碼。從RESET狀態(tài)開始，TMS(測試模式選擇引腳)受時鐘作用，使TAP控制器運行前進到SHIFT-IR狀態(tài)。具有代碼01100在SHIFT-IR狀態(tài)期間，指令碼在TCK的上升沿時刻通過TDI引腳上的移位數(shù)據(jù)送入。同時，只要SHIFT-IR狀

12、態(tài)有效，TDO引腳就會不斷地向外移出指令寄存器的內容；而只要TMS維持在低電平，TAP控制器就保持在SHIFT-IR狀態(tài)。當指令碼正確地進入之后，TAP控制器繼續(xù)向前運行，以抽樣/預加載、外測試、旁路三種模式之一進行測試數(shù)據(jù)的串行移位。15第15頁，共20頁，2022年，5月20日，18點20分，星期三 指令模式 選擇過程16第16頁，共20頁，2022年，5月20日，18點20分，星期三（1）抽樣/預加載指令模式 抽樣/預加載指令模式允許在不中斷器件正常工作的情況下獲得器件的“快拍”數(shù)據(jù)。該模式有以下三個階段： 捕獲階段：數(shù)據(jù)被裝入捕獲寄存器移位寄存器波形 移位階段：時鐘控制數(shù)據(jù)通過環(huán)繞器件

13、周邊的捕獲寄存器， 而后從TDO引腳輸出。新的測試數(shù)據(jù)同時被移入 到捕獲寄存器。 更新階段：在時鐘的控制下，數(shù)據(jù)從捕獲寄存器傳送到更新 寄存器，存儲在更新寄存器中的數(shù)據(jù)可供外測試 指令模式使用。17第17頁，共20頁，2022年，5月20日，18點20分，星期三（1）抽樣/預加載指令模式移位寄存器波形抽樣/預加載指令碼通過TDI引腳移入，TAP控制器向前移到CAPTURE-DR狀態(tài)，然后進入SHIFT-DR狀態(tài)，如果TMS維持在低電平，則TAP控制器始終保持在該狀態(tài)。從TDO引腳移出的數(shù)據(jù)由在捕獲階段之后存于捕獲寄存器的數(shù)據(jù)組成。移入TDI引腳的新測試數(shù)據(jù)在時鐘的控制下通過整個邊界掃描寄存器之

14、后，出現(xiàn)在TDO引腳上。如果在兩個相鄰的TCK周期，TMS引腳保持高電平，TAP控制器優(yōu)先進入UPDATE-DR狀態(tài)。18第18頁，共20頁，2022年，5月20日，18點20分，星期三外測試用來校驗器件之間的引腳連接。此時邊界掃描寄存器把IC的內部邏輯與被測板上其它元件隔離開來。在EXTEST指令下，給每個IO端賦一個已知邏輯的高或低電平，用于測試電路板上各IC芯片間連線以及板級互連的故障，包括斷路故障和短路故障。（2）外測試指令模式19第19頁，共20頁，2022年，5月20日，18點20分，星期三圖中的3塊芯片受相同的TCK和TMS控制，各芯片的TDO輸出端連接到下一器件的TDI輸入端，構成了一條移位寄存器鏈。