1、Good is good, but better carries it.精益求精，善益求善。FPGA學習、發展方向適合自己-FPGA的學習流程FPGA作為一個技術含量高的器件,讓許多學單片機的人望而生畏,也有許多的初學者很關心FPGA到底該怎樣來學,下面發表一下本人的淺見,不對的地方還請各位大俠指點指點.我認為學習FPGA可分為以下三個步驟:第一步：學好硬件描述語言。以夏宇聞那本書為教材，一般都要2到3個星期，有C語言基礎入門更快,還要做一些練習，鞏固語法。第二步：針對一款硬件來學習，這一步非常重要，一般需要13個月，這個過程遇到的問題往往是最多的，因此要有恒心與耐力,遇到問題可以找老師或者上

2、論壇求教.第三步：融會貫通。有了以上的基礎，這時候就要看一個人的知識背景了，把你的專業與FPGA相結合，如果你通信方面比較好，就可以做通信方面的東西，FPGA學習、發展方向FPGA只要邏輯資源允許，它內部也可以構建n處理模塊，n個軟核cpu。數字信號處理應用是目前科技創新的一個前沿陣地，現在FPGA以其并行性和高DSP處理性能進入到信號處理領域。目前mathworks公司的MatLab開發工具就是一個很好選擇，擁有算法仿真到RTLCOREGENERATE,使得FPGA的DSP應用開發流程得以完整的實現，各個FPGA廠商也提供了各自的MatLabsimulink下的工具套件，比如Altea的DS

3、PBuilder,這些軟件完成了算法描述到硬件狀態邏輯處理機的轉換。這種開發方式現在還處于初始階段，軟件工具、開發習慣等都需要我們有一個學習積累過程。現在越來越多的模塊被集成到FPGA芯片上，微處理器、高速收發器、以太網控制器、PCIE端點控制器、DSP處理單元、片內RAM等等，FPGA不再是一個單純的編程邏輯器件，而是一個彈性很好的系統集成的平臺，走出了IC原型驗證的范疇。是一個很現實并且有前途的選擇。2.學習和進階FPGA在電子開發工作中已經上升到數字系統核心處理器，盡快掌握FPGA開發技術顯得非常迫切。我們來自五湖四海，為著一個共同的目標走到一起來了，我們中間可能有學生，學好一門技術追求

4、好的發展，也可能已經是工程師，要尋求好的解決方案。FPGA開發對學習者的要求相對是比較高的，我們上一節所說的，FPGA是一個可以實現軟硬件協同設計的平臺，即需要硬件也需要軟件，而且軟件開發也比較多，不同FPGA提供商提供各自的開發環境，還有第三方的軟件工具。我們可以按下面的幾個方面開始HDL語言的學習VHDL和VerilogHDL都可以，HDL語言是FPGA開發的基礎，先掌握一門，以后根據需要去理解掌握另一門會比較方便，兩門都會是最好的，因為提供有關代碼資源的可能是你不熟悉的HDL，有時我們還需要把這個語言實現的翻譯成另一個語言，以便在開發環境上統一實現。如果你有C語言基礎，推薦學Verilo

5、gHDL，因為語法上類似，需要注意的點是a、Verilog是描述，而不是運行代碼。代碼綜合以后是邏輯網表，而不是指令，所以需要注意我們寫的代碼是否正確描述了需要實現的邏輯電路。b、除了邏輯功能，還要把描述中的時序給看出來，一開始的時候，可以根據代碼嘗試著把波形畫出來，盡管仿真軟件也能做到這個，還是建議自己畫以加強對語言的理解，可以用仿真軟件來驗證你畫的波形c、注意區分哪些是可綜合的，哪些是不可綜合的代碼，這個對出學Verilog的人會比較困惑，因為C只要語法正確，可以編譯就能運行，而Verilog一些代碼只能在仿真環境中用，不能綜合成實際的電路d、要多關注描述代碼綜合后的電路，不能象C語言那樣

6、寫好了就行，Verilog寫好代碼只能算做了一半工作，還要做仿真，如果時序不滿足還可能調整程序代碼。e、多寫多試，這個方法對學習任何事物都一樣，如果有環境，即使沒有老師指導照樣可以試出來。f、多看代碼，特別是原廠提供的代碼，這些代碼應該代表了比較高的FPGA設計水平，從中我們可以學習兩個方面的知識：一是相對比較大規模的邏輯設計如何組織模塊結構，二是局部應用處理，可以照搬，作為我們開發時的模板。熟讀唐詩三百首，不會作詩也會吟，看多了，就會習慣的學會他們的開發模式，我有這樣的體會，看多了，很多東西思想上已經把它當作是自己的理所當然的東西了，實際一做，手生的很，遇到很多問題，解決這些問題，這個過程就

7、通過了，學習就需要這么個過程Modelsim仿真環境的使用學習HDL需要有一個編譯、驗證環境，首推的就是Modelsim，Modelsim在各家FPGA廠商的開發工具中都提供內置或外掛，這種共性的工具自然是越多越好。有很多數據介紹Modelsim的使用，網上有很多介紹資料，在此不在贅述。選擇合適的開發板，熟悉一種器件一款合適的開發板是學習進步的捷徑。現在原廠和國內很多公司都提供FPGA學習開發板，可以根據需要選購。在使用開發板前可以先看安裝使用說明，明確開發選用的芯片型號，以及外圍配置，然后根據芯片型號去相關廠商公司下載該芯片的數據手冊，詳細閱讀一遍很有好處，現在FPGA芯片更新換代比較快，一

8、般23年就換一代，所以要適應英文資料的閱讀，而且大量應用文檔也是以英文形式提供的。FPGA廠商主要開發軟件工具的使用目前主要的FPGA廠商有Altera、xilinx、lattice都提供的了各自的FPGA開發環境，分別是:Altera的QuartusII,Xilinx的ISE，Lattice的ispLever。我們可以選擇先熟悉一家公司的環境(或者根據開發板的具體芯片選擇廠商環境)，以后根據器件選擇需要，再去熟悉其他的環境，學習周期就可以短了。通用的步驟是：建立項目，設計輸入（代碼或原理圖），功能仿真，引腳鎖定和相關時鐘約束，綜合，功能仿真，影射、布局、布線，時序仿真等等。這個過程需要一段時

9、間去熟悉。如果你是單片機系統轉過來學習軟核系統的開發，也需要掌握這些工具，同時掌握廠商提供的系統集成工具和軟件開發工具,Altera提供的集成環境是SOPCBuilder,軟件開發環境是NIOSIIIDE。Xilinx提供的集成環境是XilinxPlatformStudio,軟件開發環境是：XilinxPlatformStudioSDK。分析和實現參考設計一般開發環境會自帶example目錄，這些都是典型的開發范例，強烈建議分析這些范例，并在自己的開發板環境中實現，這個過程可能需要我們修改一些設置和環境，比較硬件的不同，但這是一個很好的鍛煉機會。另外開發板也會隨板提供開發范例，分析這些范例，并

10、常試修改他們也是很好的機會。遇到問題是很正常的，我們的進步就是建立在遇到問題并解決問題基礎上的。設計實現自己的應用系統要明白一點，設計開發一個環境比使用一個環境要求要高很多，就象會使用計算機和會設計制造計算機一樣的差別。特別是自己去設計一個系統的時候，建議學習者設計一個自己的系統，不論系統的大小。這樣會遇到方方面面的需要考慮的問題,能夠把上述學習的知識做一個考核，順利通過后就會在知識和能力上得到及大的提升,特別是在開發信心上得到強化。建議把遇到或想到的問題都羅列記錄在筆記本上，并嘗試逐個排查解決，這個過程中我們可能需要閱讀很多原廠提供的文檔，或者網上搜索到的資料，把每一個疑問逐一解決，做到沒有

11、疑問，這樣我們設計的系統就會順利達到目標。前不久我就實際體會了這個過程，我們以前都是使用Altera的FPGA器件，熟悉他們的工具也熟悉他們的器件，但客戶需要我們開發Virtext5PCIE系統，我們從4月份開始著手，到8月份完成樣板，用了4個月，熟悉開發環境，并閱讀了所有Virtex5的文檔，很多測試代碼，實際上在設計過程中已經寫了并在ISE環境下編譯，因為FPGA設計很重要的一點是規劃pin和邏輯功能塊在FPGA內的分配，所以需要在原理圖設計過程中就做FPGA項目并在ISE軟件中編譯檢查和驗證，這樣在PCB設計時原理圖基本是可行的，同時在PCB設計中做好板級仿真，這樣能減少了樣板的反復修改

12、，我們這樣努力的結果是：一次投板成功。良好的開始是成功的一半，特別要在第一塊板的設計制作過程中用盡心計，保證成功，確保我們開發工作的信心。開卷有益，勤于實踐，持續提高設計能力FPGA芯片技術和開發技術發展很快，學習任務重，另外羅馬不是一天建成的，需要我們在工作中不斷的積累。FPGA設計有點象圍棋：易學難精。需要我們不斷拓寬知識面，不厭其繁的去嘗試，仔細去看編譯綜合報告，時序分析報告，并去嘗試提升性能，從底層更深入的去理解硬件電路的設計，改進、嘗試性能的提高。很多單位有非常好的高級FPGA培訓，這是個很好機會，可以和高手切磋技藝，咨詢開發中遇到的問題和解決辦法，這個很令人期待。但很多人可能象我所

13、處的環境一樣沒有提供這樣機會，我建議是開卷有益，多看書，現在FPGA方面的新書出來的比較多，一些開發高手，或多或少的在他們的介紹中提供了提高的途徑，我都會仔細的閱讀。另外網上有很多各個專題的文檔也是很好的閱讀對象。帶著問題學習是最有效率的，如果一些問題捆繞著我們，我們就會對這些問題的解決很關注，很多時候，不經意之間，我們所需要的信息來了：別人的一句話，資料上的一句提示，或者其他人開發的代碼中等等，都會是我們提高的途徑。就象大型數據庫性能調整一樣，時序性能的調整提高是FPGA開發能力的標志，各個FPGA廠商都會提供很多解決方法，學習者要注意去逐步的學習使用這些方法。只要不斷的努力，一定可以持續提

14、高我們的FPGA設計能力。3.目前的開發方法應用介紹目前，在FPGA上有三種類型開發方法和應用方向：a、邏輯類應用b、軟核類應用c、DSP類應用。邏輯類應用我們接觸的最早，也是FPGA最初的應用領域，大的應用上，一些數字IC設計可以在FPGA做前期的功能驗證，在通信領域，FPGA做信號的編解碼等等，小的應用上我們做的最多的實際是CPLD，完成信號的變換控制等等。軟核應用是前幾年才興起，現在熱門的開發應用方法，在原本需要FPGA結合CPU的地方有成本和靈活性優勢。FPGA的DSP應用是非常有潛力的，性能優勢非常明顯。開發方法是用Matlab的simulink中嵌入廠商的開發工具包，算法驗證在Ma

15、tlabsimulink工具下完成，在開發工具包的支持下生成HDL模塊或者直接生成FPGA下載配置文件，這個方向是FPGA應用最有挑戰能力領域。Mathworks公司不久前也推出了獨立于FPGA廠商的SimulinkHDLCoder工具，使的Matlab在數字系統設計領域邁出了堅實的一步，把Simulink模型和Stateflow框圖生成位真（Bit-Ture）、周期精確（Cycle-Accurate）、可綜合的Verilog和VHDL代碼，為Matlabsimulink用戶提供了通往FPGA設計實現的直接通道。未來FPGA技術的發展趨勢FPGA技術正處于高速發展時期，新型芯片的規模越來越大，

16、成本也越來越低，低端的FPGA已逐步取代了傳統的數字元件，高端的FPGA不斷在爭奪ASIC的市場份額。本節從FPGA軟、硬件來展望未來的FPGA設計技術，給讀者留一個FPGA技術的宏觀輪廓。1未來可編程器件的發展趨勢先進的ASIC生產工藝已經被用于FPGA的生產，越來越豐富的處理器內核被嵌入到高端的FPGA芯片中，基于FPGA的開發成為一項系統級設計工程。隨著半導體制造工藝的不同提高，FPGA的集成度將不斷提高，制造成本將不斷降低，其作為替代ASIC來實現電子系統的前景將日趨光明。(1)大容量、低電壓、低功耗FPGA大容量FPGA是市場發展的焦點。FPGA產業中的兩大霸主：Altera和Xil

17、inx在超大容量FPGA上展開了激烈的競爭。2007年Altera推出了65nm工藝的StratixIII系列芯片，其容量為67200個LE(LogicElement，邏輯單元)，Xilinx推出的65nm工藝的VitexVI系列芯片，其容量為33792個Slices(一個Slices約等于2個LE)。采用深亞微米(DSM)的半導體工藝后,器件在性能提高的同時，價格也在逐步降低。由于便攜式應用產品的發展，對FPGA的低電壓、低功耗的要日益迫切。因此，無論那個廠家、哪種類型的產品,都在瞄準這個方向而努力。(2)系統級高密度FPGA隨著生產規模的提高,產品應用成本的下降，FPGA的應用已經不是過去

18、的僅僅適用于系統接口部件的現場集成，而是將它靈活地應用于系統級(包括其核心功能芯片)設計之中。在這樣的背景下，國際主要FPGA廠家在系統級高密度FPGA的技術發展上，主要強調了兩個方面：FPGA的IP(Intellec2tualProperty，知識產權)硬核和IP軟核。當前具有IP內核的系統級FPGA的開發主要體現在兩個方面：一方面是FPGA廠商將IP硬核(指完成版圖設計的功能單元模塊)嵌入到FPGA器件中，另一方面是大力擴充優化的IP軟核(指利用HDL語言設計并經過綜合驗證的功能單元模塊)，用戶可以直接利用這些預定義的、經過測試和驗證的IP核資源,有效地完成復雜的片上系統設計。(3)FPG

19、A和ASIC出現相互融合雖然標準邏輯ASIC芯片尺寸小、功能強、功耗低，但其設計復雜，并且有批量要求。FPGA價格較低廉，能在現場進行編程，但它們體積大、能力有限，而且功耗比ASIC大。正因如此，FPGA和ASIC正在互相融合，取長補短。隨著一些ASIC制造商提供具有可編程邏輯的標準單元，FPGA制造商重新對標準邏輯單元發生興趣。(4)動態可重構FPGA動態可重構FPGA是指在一定條件下芯片不僅具有在系統重新配置電路功能的特性，而且還具有在系統動態重構電路邏輯的能力。對于數字時序邏輯系統，動態可重構FPGA的意義在于其時序邏輯的發生不是通過調用芯片內不同區域、不同邏輯資源來組合而成，而是通過對

20、FPGA進行局部的或全局的芯片邏輯的動態重構而實現的。動態可重構FPGA在器件編程結構上具有專門的特征，其內部邏輯塊和內部連線的改變，可以通過讀取不同的SRAM中的數據來直接實現這樣的邏輯重構，時間往往在納秒級，有助于實現FPGA系統邏輯功能的動態重構。2未來EDA設計方法的發展趨勢電子產業瞬息萬變,隨著新一代FPGA芯片工藝和設計方法的進步及新的應用領域和市場需求的變化,EDA技術也有突飛猛進的發展，總的趨勢可以概括為：跨越器件組，甚至公司界限，越來越人性化的設計，越來越高的優化水平，越來越快的仿真速度，越來越高的仿真精度以及完備的分析驗證手段。(1)一體化工具和IP是發展方向一體化的工具使

21、用戶受益于一個統一的用戶界面,避免了在不同的工具間進行數據轉換等繁瑣的操作。目前，各大EDA工具供應商分別推出了集成眾多工具在內的一體化設計工具,同時也在分別推出各自的標準數據庫,以進一步簡化設計流程。未來先進的IC設計平臺,將整合各個公司的許多工具,覆蓋了從設計編譯、布局編譯、物理編譯、DFT編譯以及硅片制造的全部流程,同時還在內部集成了向第三方開放的數據庫,將不同設計階段中的數據、時序、計算以及種種約束條件協調起來,將集成新的模擬和混合信號設計工具，加強利用EDA工具進行模擬電路設計的能力。IP的合理應用是加速產品設計流程的一個有效途徑。按照美國EDA聯盟(TheEDAConsortium

22、)的統計數據表明,IP產品的銷售額是全球EDA工業中增加最快的一個領域。IP應用是IC設計業中絕對的發展趨勢。(2)SystemVerilog將成為下一代的描述語言描述語言一直是EDA業中重要的一環，VHDL和Verilog目前是中國的主流設計語言。然而，隨著IC復雜度的不斷提高，高級語言將成為FPGA開發的利器，從更高層次入手對系統進行描述是描述語言未來的發展方向。“SystemVerilog將最終取代VHDL。”這是Synopsys公司對描述語言發展方向上的預測，在進一步解釋這一預測時，還指出多年來FPGA設計中更關注的是仿真，而目前驗證整個設計周期中已經占據了60%甚至更多的時間，而Sy

23、stemVerilog可以有效地支持上述兩者的需求，同時SystemVerilog是與Verilog完全兼容的。系統級設計方法除了需要使用高級HDL語言外，更重要的是要得到系統級仿真、綜合工具的強力支持。目前VerilogHDL語言發展迅猛，并逐步完善。(3)EsL將撐起EDA產業大旗ESL指的是電子級系統設計。軟件挑戰是ESL身后的關鍵推動力。多處理器系統級芯片必須并行編程，EsL的目標是單一高級別模型的協同軟硬件設計。未來幾年全球ESL工具營收將顯著增長，將與RTL工具持平。三種主要的EsL方法學分別圍繞算法、處理器與存儲器、控制邏輯。它們均包含行為級與架構級設計，分別面向不同的工具及供應

24、商。(4)Linux提速進入EDA領域隨著EDA技術在全球范圍內的飛速發展，業界都在翹首以待基于Linux環境的EDA技術成為電路設計領域的主流。首先，由于Linux費用很低，源代碼開放，這使得EDA軟件的前期開發費用很低，而且運行維護的成本也很低，同時大大方便了工程師的設計工作。而Linux工作站的費用也要比Unix工作站便宜很多。此外，Linux的成本大約是Unix以及Windows的1/151/10,但是效能并不比后者差，甚至運行速度要更快一些。現在業界普遍的看法就是預計在未來的5年內，Linux將成為EDA的主角。可以預見，Linux的普及只是時間問題。(5)模塊化、增量式設計成為主流

25、模塊化設計適用于團隊開發設計內部關系易于劃分、模塊間連接較少的項目。模塊化設計先進行整體設計，各模塊使用黑盒子代替，只指明模塊間的連接（使用“偽邏輯”（pseudologic）連接）和整體設計的外部端口，并約束各模塊在FPGA芯片內部的區域位置和時序、外部端口引腳。之后并行的依據約束完成各自的模塊設計，最后提交到一起進行整體的組合(assemble)。增量式設計是一種能在小范圍改動情況下節約綜合、實現時間并集成以往設計成果的設計手段。包括增量綜合和增量實現兩個層次的含義。目前，Xilinx公司和Altera公司的模塊化、增量式設計已經逐步成熟，在實際中開始得到應用，可以通過相關集成開發環境的H

26、elp菜單得到更詳細的說明。FPGA就業培訓班發布時間：2009-4-23,來自未名芯銳FPGA就業培訓目前，許多企業都在高薪聘請大量的FPGA工程師，除了中興、華為、諾基亞、愛立信等通信企業外，炬力、士蘭、中星微、威盛等這些微電子行業的巨頭企業，以及中電集團54所、14所、29所，航天航空等許多研究所也是大量需求FPGA工程師。培養目標01、了解FPGA工藝結構，掌握FPGA芯片選型原則與策略；02、精通FPGA設計相關軟件的使用方法及技巧；03、精通VerilogHDL設計與仿真、針對FPGA器件代碼優化規則，建立RTL設計與電路實體的對應概念；04、掌握FPGA設計原則及常用IP模塊的使

27、用；05、精通FPGA四種常用操作技巧、靜態時序分析技巧；06、掌握FPGA基于MATLAB/Simulink、DSPBuilder等新型設計、驗證工具的設計方法及技巧；07、精通FPGA資源優化設計及低功耗設計；08、掌握基于FPGA的接口互聯系統設計；09、FPGA+DSP架構；10、掌握基于FPGA的圖像視頻處理設計；11、精通基于FPGA的SoPC設計方法；課程大綱第一階段第一部分FPGA設計流程課程目標本課程主要介紹FPGA工藝結構、特點及FPGA芯片選型策略、原則；掌握FPGA設計從RTL設計、功能仿真、綜合等，直到在FPGA開發板上進行下載驗證的設計流程；使學員掌握FPGA設計流

28、程，對FPGA設計有一個宏觀認識。第二部分VerilogHDL基礎知識課程目標本課程主要讓學員掌握VerilogHDL的基本語法，能夠進行較簡單的RTL設計，同時，建立HDL中邏輯運算符及RTL設計與電路實體的對應關系，深刻理解存儲器工作原理及其設計方法，及三態端口控制、雙向控制等，為后面的高級編程打好基礎。第三部分FPGA開發環境課程目標本章主要學習FPGA開發工具的使用：Modelsim、Debussy仿真調試工具、Synplifypro綜合工具及FPGA開發系統Quartus的使用方法及技巧，且在Quartus中集成調用Modelsim、Synplify等工具的方法；在上一章節完成RTL

29、設計的基礎上，完整進行FPGA設計所有流程，掌握FPGA開發板下載、調試的方法和技巧。第四部分系統時序分析及處理課程目標本課程旨在讓學員充分理解時序分析理論，能夠解決在項目開發中所遇到的時序問題；且能夠對跨時鐘設計做出合理處理；能夠精通時序分析工具的使用，使其能夠設計出滿足時序要求的邏輯電路。第二階段第一部分Verilog高級編碼課程目標本課程主要講授VerilogHDL流水線設計、同步狀態機設計及系統函數、任務調用等高級編碼知識，通過序列檢測器、EEPROM讀寫器及RISCCPU等由易至難的實驗安排；同時，強化RTL設計與電路實體的對應關系，及針對FPGA器件的代碼優化，使學員逐步掌握獨立完

30、成復雜邏輯設計的能力。第二部分FPGA設計常用IP模塊使用課程目標本章課程主要內容為FPGA設計中常用IP模塊的使用(單/雙口RAM、DPRAM、FIFO、ROM及串行收發器等)的講授，使學員在充分理解其結構及工作原理、時序的基礎上，能夠在實際工程開發中精通其使用。第三部分FPGA設計原則與技巧課程目標本課程主要講授FPGA設計的一些原則(面積與速度平衡互換原則、硬件可實現原則及同步設計原則、低功耗設計原則等)及操作技巧(乒乓操作、串并轉換、流水線操作及數據同步等)，使學員能夠將這些原則及技巧應用到實際工程開發中；同時，本章將講述加法器、乘法器、乘累加器、減法器及除法器在工程應用中的設計方法，

31、在此基礎上讓學員完成常系數FIR濾波器設計；還要求學員掌握使用基于IP核的設計方法和流程。第四部分新型FPGA設計工具使用課程目標本章課程主要講授FPGA基于MATLAB、Simulink、DSPBuilder等新型設計、驗證工具的設計方法及技巧，使學員能夠利用這些新型開發工具更好地完成FPGA設計。第三階段第一部分基于FPGA的通信接口設計及外圍接口設計課程目標FPGA設計應用最為廣泛的領域之一為接口互聯，本章課程主要讓學員掌握外設通信接口的設計方法：在教員演示下完成一種通信接口的設計；在教員指導下，獨立完成其它通信接口設計，包括協議分析、完成設計文檔、RTL設計、FPGA芯片選型等流程。第

32、二部分FPGA+DSP課程目標DSP應用是展示FPGA優勢的最有效場合。通過本次課的學習，可以幫助學員掌握使用FPGA實現DSP的基本理論和實現方法。掌握針對DSP的Verilog編程方法，實現如Cordic算法、FFTIPCore使用等經典內容。第三部分基于FPGA的圖像視頻處理課程目標FPGA設計應用最為廣泛的領域之一為圖像與視頻處理，本章內容有：圖像和視頻處理基礎知識，使學員能夠實現色彩空間變換、VGA控制器、JPEG編碼基礎、2D-DCT變換、視頻處理體系及圖像FIR濾波器設計與實現；視頻降噪算法設計與實現，基于FPGA的常用視頻處理算法體系結構、邊緣檢測算法等。第四階段第一部分SoP

33、C系統設計與應用課程目標本章課程使學員熟練掌握參數化庫LPM模塊的使用；精通FPGA中鎖相環模塊及SignalTap的使用；精通SoPCBuilder的使用，能夠用NiosII軟件集成開發環境IDE建立用戶程序；掌握在NiosII系統中融入自己所設計IP的技術。畢業答辯畢業設計將設計并實現一個真實和完整FPGA項目的開發流程，涉及方向為通信、數據采集、軟件無線電、圖像與視頻處理等方面。要求學員將前面所學知識融入運用到實際項目開發中，培養學員的團隊開發和協同工作能力，強化學員完成標準設計文檔能力，為以后的工作打下堅實基礎。FPGA工程師的要求1.Verilog語言及其于硬件電路之間的關系。2.器

34、件結構（最好熟練掌握Spartan3，Vertix4系列的器件結構，及其資源于Verilog行為描述方法的關系。）。3.開發工具（熟練掌握Synplify,Quartus，ISE,Modelsim)。4.數字電路（組合電路，觸發器，特別是D觸發器構成分頻器，奇數倍分頻占空比為50%，時序電路，并且能用Verilog語言描敘。）。5.熟悉FPGA設計流程（仿真，綜合，布局布線，時序分析）。6.熟練掌握資源估算（特別是slice,lut,ram等資源的估算）。7.同步設計原理。8.熟練掌握基本概念（如建立時間，保持時間，流量（即所做FPGA設計的波特率）計算，延遲時間計算（所做FPGA設計），競爭冒險，消除毛刺的方法等等）。9.具備具體設計經驗（對應屆生而言如畢業設計）。10.良好的設計思路（流水線設計即熟稱打拍子，在速率資源功耗之間的折中考慮）。浙大FPGA高級工程師培訓班課