1、數字電路與數字邏輯練習題一一、填空1 將下列二進制數轉為十進制數（1001011）B = （ ）D （11011）B = （ ）D2 將下列有符號的十進制數轉換成相應的二進制數真值、原碼、反碼和補碼（+122）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補碼3 把下列4個不同數制的數(376.125)D、(110000)B、(17A)H、(67)O（ 按從大到小的次序排列（ ）>（ ）>( )>( ) 。將下列各式變換成最簡與或式的形式（ ）（ ）（ ）4 將下列二進制數轉為十進制數（101000）B = （ ）D （110101）B = （ ）D5 將下列十進制數轉

2、為二進制數，八進制數和十六進制數（08125）= （ ）B = （ ）O = （ ）H （25425）= （ ）B = （ ）O = （ ）H6 將下列有符號的十進制數轉換成相應的二進制數真值、原碼、反碼和補碼（+125）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補碼（42）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補碼7邏輯函數的對偶函數是_；其反函數是_。8當時，同一邏輯函數的最小項_；兩個最大項_。9（43.5）10=（_）2=（_）16。10n個輸入端的二進制譯碼器，共有_個輸出端，對于每一組輸入代碼，將有_個輸出端具有有效電平。11.將下列二進制數轉為十進制數（1

3、010001）B = （ ）D （11101）B = （ ）D 12.將下列有符號的十進制數轉換成相應的二進制數真值、原碼、反碼和補碼（+254.25）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補碼 13.把下列4個不同數制的數(76.125)D、(27A)H 、(10110)B、(67)O 按從大到小的次序排列（ ）>（ ）>( )>( ) 。14.對于D觸發器，欲使Qn+1=Qn，輸入D=（ ），對于T觸發器，欲使Qn+1=Qn，輸入T=（ ）15.一個512*8位的ROM芯片，地址線為（ ）條，數據線為（ ）條。16.對32個地址進行譯碼，需要（ ）片7413

4、8譯碼器。17.存儲器起始地址為全0，256K*32的存儲系統的最高地址為（ ）。18.將下列各式變換成最簡與或式的形式（ ）（ ）（ ）19五級觸發器的進位模數最大為（ ）進制。20.十進制數（78.25）10轉換成十六進制數是（ ），轉換成二進制數是（ ），轉換成八進制數是（ ），轉換成8421BCD碼為（ ）。 21.將二進制1100110轉換成余3碼為（ ），轉換成格雷碼為（ ）。22.設真值X= 0101，則X的原碼為（ ），反碼為（ ），補碼為（ ）。23.卡諾圖是（ ）的一種特殊形式。利用卡諾圖法花劍邏輯函數比（ ）法更容易得到簡化的邏輯函數表達式。24.函數L=AC+BC的對偶

5、式為：（ ）。25.一個1024*16位的ROM芯片，地址線為（ ）位，數據線為（ ）位。26.對于JK觸發器，若J=K，可完成（ ）觸發器的邏輯功能。27.組合邏輯電路中部包含存儲信號的（ ）元件，它一般是由各種（ ）組合而成的。28.對64個地址進行譯碼，需要（ ）片74138譯碼器。29.AB+AC化成最小項的形式為（ ）。30.將變換成或非的形式為（ ）。31.數制轉換(6.3125)10=( )2(1101.1101)2=( )1032.將下列有符號的十進制數轉換成相應的二進制數真值原碼反碼和補碼(+11/32)=( )真值=( )原碼=( )反碼=( )補碼(-15/64)=( )

6、真值=( )原碼=( )反碼=( )補碼33.把下列3個數(76.125)D(27A)H(67)O按從大到小的次序排列( )>( )>( )34.已知二進制數1100101，將其轉換成格雷碼為( )。35.已知格雷碼編碼為1100101，將其轉換成二進制數為( )。26.將下列二進制數轉為十進制數（101001）B = （ ）D （1101001）B = （ ）D 36.將下列十進制數轉為二進制數，八進制數和十六進制數（51）= （ ）B = （ ）O = （ ）H （53125）= （ ）B = （ ）O = （ ）H37.將下列有符號的十進制數轉換成相應的二進制數真值、原碼、反

7、碼和補碼（+104）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補碼 （39）=（ ）真值 = （ ）原碼=（ ）反碼 = （ ）補碼38.將下列各式變換成最簡與或式的形式A +B = A + A B = A + A B = （A + B）（A + C）= 二、選擇題1 和二進制數(1100110111.001)等值的十六進制數學是( )。(A)337.2 (B)637.2 (C)1467.1 (D)c37.4 2 是8421BCD碼的是（ ）(A)1010 (B)0101 (C)1100 (D)11113和二進制碼1100對應的格雷碼是（ ）(A)0011 (B)1100 (C)10

8、10 (D)01014 如右圖，電路實現的邏輯功能F=（ ）(A)AB (B)0 (C)A+B (D)15 TTL電路中，高電平VH的標稱值是（ ）(A)0.3V (B)2.4V (C)3.6V (D)5V 6 和邏輯式相等的式子是( )(A)ABC (B)1+BC (C)A (D)7 若干個具有三態輸出的電路輸出端接到一點工作時，必須保證（ ）(A) 任何時候最多只能有一個電路處于三態，其余應處于工作態。(B) 任何時候最多只能有一個電路處于工作態，其余應處于三態。(C) 任何時候至少要有兩個或三個以上電路處于工作態。(D) 以上說法都不正確。8 A+B+C+A=（ ）(A)A (B) (C

9、) 1 (D)A+B+C 9 下列等式不成立的是（ ）(A) (B)(A+B)(A+C)=A+BC (C) AB+AC+BC=AB+BC (D)10(A)ABC (B)A+B+C (C) (D) 三、簡答（8分）2、（1）化簡下面的式子（6分） （2）分析此組合邏輯電路的邏輯功能（7分）3、分析以下電路，說明電路功能。（10分）4.分析以下電路，說明電路功能。（10分）四、化簡題1.將邏輯函數轉化為最小項表達式。2.卡諾圖法化簡邏輯函數。CPJKQ3 將圖示波形作用在維持阻塞JK觸發器上，試畫出觸發器Q端的工作波形（設初態）。五、組合邏輯設計題138譯碼器的各輸入端的連接情況與第六腳輸入信號A

10、的波形如下圖所示。試畫出輸出引腳的波形。（10分）。2 在舉重比賽中，有甲、乙、丙三位裁判，其中甲為主裁判，當兩位或兩位以上裁判（其中必須包括甲裁判在）認為運動員上舉合格，才可發出合格信號，試用3-8譯碼器和邏輯門設計上述要求的組合邏輯電路。（10分）3設計一個組合邏輯電路，其功能是將8-4-2-1 BCD碼轉換成余3碼，門電路不限。畫出真值表并寫出相應的邏輯表達式即可。（注：余3碼 = BCD碼 + 0011）（12分）4 設計一個四位格雷碼變二進制數的轉換電路，推出相應的邏輯表達式即可（12分）5（6分）用74LS151（8選一數據選擇器）實現三人表決電路（即三人表決一件事，按照少數服從多

11、數的原則）。6設計一個組合電路，用來判斷輸入的四位8421BCD碼A，B，C，D當其值大于或等于5時，輸出為1，反之輸出為0。寫出邏輯表達式即可六、組合電路分析題1已知邏輯電路如下圖所示，分析該電路的功能。2、分析下圖組合邏輯電路功能。（10分）3已知電路如圖所示。（其中，觸發器為上升沿觸發的邊沿型D觸發器。）（1）寫出狀態方程；（2）畫出電路的狀態轉換圖（3）根據狀態轉換圖，說出電路的邏輯功能，檢查電路能否自啟動。（18分）4試分析如下電路，寫出F的表達式。(10分)5分析下圖，寫出F的表達式。(15分)6下圖中設初態，試分析該電路。(15分)數字電路與數字邏輯練習題二一、填空題1. （11

12、.001)2=（ ）16=（ ）10(-1101)2=（ ）原碼=（ ）補碼（75)10=（ ）8421BCD=（ ）余3碼2. 觸發器有個穩態，存儲8位二進制信息要個觸發器。3. 米利型時序電路輸出信號與和有關,沒有輸入變量的時序電路又稱型電路。4. 如果某計數器中的觸發器不是同時翻轉，這種計數器稱為計數器，n進制計數器中的n表示計數器的，最大計數值是。5. A/D轉換的基本步驟是 四個步驟。6. 半導體存儲器從存，取功能上可以分為和。二、單項選擇題1在下列（ ）輸入情況下，與非運算的結果等于邏輯0。 全部輸入0 僅有一端輸入0 全部輸入1 僅有一端輸入12下列器件中，屬于組合邏輯電路的是（

13、 ）。 計數器和全加器 寄存器和比較器 計數器和寄存器 全加器和比較器3一個8421BCD碼計數器，至少需要（ ）個觸發器。 3 4 5 104一個16選一數據選擇器，其地址輸入端有（ ）個。 1 2 4 85不符合常用邏輯關系的說法是（ ）。 有0出0，全1出1 有0出1，全1出0 有1出1，全0出0 有0出0，有1出1DCP Q Q J K6將JK觸發器轉換成D觸發器，其轉換電路中的虛線框處應是（ ）。與非門異或門連接線非門三、判斷題1 一個邏輯函數的對偶式只是將邏輯函數中的原變量換成反變量，反變量換成原變量。2 卡諾圖方格中1所對應的最小項之和組成原函數。3 維持阻塞D觸發器克服了空翻。

14、4 雙向移位寄存器電路中沒有組合邏輯電路。5 集電極開路門有高電平、低電平、高阻等狀態。6 鎖存器是克服了空翻的寄存器。7 或非門組成的RS觸發器的約束條件是RS=0。8 觸發器的輸出是現態函數。9 編碼器可以構成函數發生器。10、 邏輯函數化簡后的結果是唯一的。11、四、計算題1集成電路定時器555構成的定時電路和輸入波形Vi如圖所示，已知輸入波形V1的周期為T1=500ms。（1）請說明該電路組成什么功能的脈沖電路？（2）試畫出所對應的輸出電壓Vo的工作波形。（3）求出暫穩寬度tw和輸出波形的周期。（8分）五、簡答題（8分）2試用2片648位的RAM組成1288位的存儲器。（8分）3用74

15、LS138（3-8譯碼器）和與非門組合實現邏輯函數 的組合邏輯電路，并說明功能。4組合邏輯電路如圖，試寫出F的最簡表達式，并說明功能。&&&&FAB六、畫圖題1用兩個74LS138設計一個4-16的譯碼器。（10分）2.下降沿觸發的主從RS觸發器輸入信號波形如下圖所示，請畫出輸出端Q、的對應波形。（設觸發器初態為0）3. 上升沿觸發的維持-阻塞D觸發器輸入信號波形如下圖所示，請畫出輸出端Q、的對應波形。（設觸發器初態為0）4. 如題下圖所示的電路和波形，試畫出Q端的波形。設觸發器的初始狀態為Q=0。5、F（A，B，C，D）=m（0，2，5，7，8，10，13，1

16、5）6.用74LS138設計一個電路實現函數F = AB+ B C（10分）七、分析題1、分析如下的時序邏輯電路圖，畫出其狀態表和狀態轉換圖，并做出輸入信號為011011111的輸出波形，觸發器的初態為00。（14分）2分析下面的電路圖，畫出其狀態表和狀態圖，并說明電路的功能3.分析下面的電路圖，說明其功能4.分析下面的電路圖，畫出其狀態表。八、設計題1、試用正邊沿JK觸發器設計一個同步時序電路，其狀態轉換圖如圖所示。（10分）2用D觸發器設計一個“0011”序列檢測器， 要求用一個輸出信號來表示檢測結果。（20分）3試設計一個8421BCD碼的檢碼電路。要求當輸入量DCBA2或7時，電路輸出

17、F為高電平，否則為低電平。用與非門設計該電路，寫出F表達式。（6分）4分析下圖所示的各邏輯電路，分別寫出圖（a）,(b)中F1（A，B，C，D）的最簡與或表達式，F2（A，B，C，D）的最小項表達式以與F3（A，B，C，D）的最大項表達式。（6分）5. （6分）按步驟分析圖示時序邏輯電路，畫出在CP作用下的狀態轉換圖，并判定有無自啟動特點。（設初態）J0 CP K0 &CPJ1 CP K1 J2 CP K2 Q0Q1Q26 A、B、C、D、E、F六名學生中選拔若干名去留學，人選的配備要求如下： A、B二人中至少去1人； A、D不能一起去； A、E、F三人中要派兩人去； B、C兩人中都去

18、或都不去； C、D兩人只能去1人； 若D不去，則E也不去。請問：應選哪幾名學生?（10分）7.用JK觸發器設計一個“111”序列檢測器，允許重復，要求用一個輸出信號來表示檢測結果。（16分）8. 試用74161設計一個同步十進制計數器，要求采用兩種不同的方法。（10分）9.試設計一個4輸入、4輸出邏輯電路。當控制信號C=0時，輸出狀態與輸人狀態相反；當C=1時輸出狀態與輸入狀態一樣。(10分)10.用D觸發器設計一個模6計數器寫出表達式即可。（10分）11用D觸發器設計一個“1001”序列檢測器， 要求用一個輸出信號來表示檢測結果寫出表達式即可。（20分）12.試用正邊沿D觸發器設計一個1100序列檢測器，