1、第3章 CMOS反相器的分析與設計第3章 CMOS反相器的分析與設計3.1 CMOS反相器的結構和基本特性3.2 CMOS反相器的直流特性3.3 CMOS反相器的瞬態特性3.4 CMOS反相器的設計北京大學微電子學系 賈嵩 201023.1 CMOS反相器的結構和基本特性NMOS管的襯底接地，PMOS管的襯底接VDD。輸入端柵極輸出端？極如何判斷分析器中NMOS和PMOS器件的源漏區？是否有襯偏效應？北京大學微電子學系 賈嵩 201034CMOS InverterVDDVVinoutt特點：特點：VinVin作為作為PMOSPMOS和和NMOSNMOS的共柵極；的共柵極；VoutVout作為共

2、漏極；作為共漏極；V VDDDD作為作為PMOSPMOS的源極和體端；的源極和體端；GNDGND作為作為NMOSNMOS的源極的源極和體端和體端VVinout反相器的邏輯符號反相器的邏輯符號北京大學微電子學系 賈嵩 20103.1 CMOS反相器的結構和基本特性若輸入為“1”(Vin= VDD)：VGSN = VDD ， VGSP = 0VNMOS導通，PMOS截止輸出“0” (Vout = 0V)outinVV北京大學微電子學系 賈嵩 201053.1 CMOS反相器的結構和基本特性若輸入為“0”(Vin = 0V)：VGSN = 0V， VGSP=VDDNMOS截止，PMOS導通輸出“1”

3、 (Vout = VDD)outinVV北京大學微電子學系 賈嵩 201063.1 CMOS反相器的結構和基本特性無比電路數字電路中作為開關使用(導通電阻、截止電阻)NMOS下拉開關， PMOS上拉開關北京大學微電子學系 賈嵩 201073.2 CMOS反相器的直流特性3.2.1 直流電壓傳輸特性3.2.2 直流轉移特性3.2.3 直流噪聲容限北京大學微電子學系 賈嵩 201083.2.1 CMOS反相器的直流電壓傳輸特性輸出電平與輸入電平之間的關系：直流電壓傳輸特性(VTC)NMOS與PMOS可以同時導通：并始終有如下關系：DNDPII, , GSNinDSNoutGSPinDDDSPout

4、DDVVVVVVVVVV北京大學微電子學系 賈嵩 201093.2.1 CMOS反相器的直流電壓傳輸特性Vin=VTN的垂直線：NMOS截止/導通Vin=VDD+VTP的垂直線：PMOS導通/截止VinVTN=Vout的斜線：NMOS飽和區/線性區VinVTP=Vout的斜線：PMOS線性區/飽和區北京大學微電子學系 賈嵩 2010103.2.1 CMOS反相器的直流電壓傳輸特性(1) 0VinVTN，NMOS截止， PMOS線性Vin在一定范圍變化(0VTN)，Vout始終保持VDD。220DNDPPinTPDDinTPoutoutDDIIKVVVVVVVV北京大學微電子學系 賈嵩 2010

5、113.2.1 CMOS反相器的直流電壓傳輸特性(2) VTNVinVout+VTP ，NMOS飽和， PMOS線性Vout隨Vin的增加而非線性地下降, Kr=KN/KP為比例因子。2221222NinTNPinTPDDinTPoutoutinTPinTPDDrinTNKVVKVVVVVVVVVVVVKVV北京大學微電子學系 賈嵩 2010123.2.1 CMOS反相器的直流電壓傳輸特性(3) Vout+VTPVinVout+VTN，NMOS飽和， PMOS飽和221NinTNPinTPDDrTNDDTPitrKVVKVVVK VVVVK北京大學微電子學系 賈嵩 2010133.2.1 CM

6、OS反相器的直流電壓傳輸特性(3) Vout+VTPVinVout+VTN，NMOS飽和， PMOS飽和Vit：邏輯閾值電平(轉換電平)， VTC垂直下降如果VTN = -VTP，KN=KP， 則Vit=VDD/2， Vout/Vin趨向于無窮大。北京大學微電子學系 賈嵩 201014221NinTNPinTPDDrTNDDTPitrKVVKVVVK VVVVK3.2.1 CMOS反相器的直流電壓傳輸特性(4) Vout+VTNVinVTP時，PMOS線性：Vout從VTP上升到V90%的時間：總上升時間：22outLPDDTPoutTPdVCKVVVVdt90%290%2ln2()DDTPL

7、PDDTPDDVVVCtKVVVV10%90%290%221ln2()0.11.921ln2()0.1TPDDTPLrPDDTPDDDDTPLTPDDDDTPPDDTPDDDDTPVVVVVCtKVVVVVVCVVVVKVVVVV北京大學微電子學系 賈嵩 2010353.3.2 CMOS反相器輸出電壓的上升/下降時間(2) 階躍輸入的下降時間NMOS的導通電流是對負載電容放電的電流：VoutVDDVTN時，NMOS飽和：VoutVDDVTN時，NMOS線性：outLDNdVCIdt 2outLNDDTNdVCKVVdt 22outLNDDTNDDTNoutdVCKVVVVVdt 北京大學微電子

8、學系 賈嵩 2010363.3.2 CMOS反相器輸出電壓的上升/下降時間(2) 階躍輸入的下降時間總的下降時間：若參數對稱，則兩時間相等。兩時間主要由負載電容和導電因子決定。10%90%210%221ln20.11.921ln2()0.1TNDDTNLfNDDTNDDTNTNDDDDTNLNDDTNDDDDTNVVVVVCtKVVVVVVVVVCKVVVVV北京大學微電子學系 賈嵩 2010373.3.2 CMOS反相器輸出電壓的上升/下降時間(3) 非階躍輸入情況負載電容的充電或放電電流是NMOS和PMOS電流之差：計算復雜，很難給出解析解。上升/下降時間不僅與反相器的參數有關，還與輸入信

9、號的波形有關。outLDPDNdVCIIdt北京大學微電子學系 賈嵩 2010383.3.3 CMOS反相器傳輸延遲時間的計算tPHL，tPLH，2pHLpLHpttt北京大學微電子學系 賈嵩 2010393.3.3 CMOS反相器傳輸延遲時間的計算近似認為tPLH內只有PMOS導通，tPHL內只有NMOS導通：用最大導通電流的一半作為平均電流：對稱設計時：,LoutLoutPLHPHLDP avDN avCVCVttII22,11,22DP avPDDTPDN avNDDTNIKVVIKVV221122pHLpLHLDDpNDDTNPDDTPttC VtKVVKVV2LDDppHLpLHDD

10、TC VtttK VV北京大學微電子學系 賈嵩 20104041提高反相器的速度提高反相器的速度增加器件的增加器件的寬長比寬長比會同時增加導電因子和器件的柵電容會同時增加導電因子和器件的柵電容和漏區電容和漏區電容對于固定的大負載電容可以通過增加器件尺寸提高速度對于固定的大負載電容可以通過增加器件尺寸提高速度對于小負載，反相器速度不會隨著尺寸出現明顯增加對于小負載，反相器速度不會隨著尺寸出現明顯增加LDBNDBPNPox1NliiCCCWWLCC北京大學微電子學系 賈嵩 2010221122pHLpLHLDDpNDDTNPDDTPttC VtKVVKVV4200.511.522.5x 10-10

11、-0.500.511.522.53t (sec)Vout(V)瞬態響應：仿真波形瞬態響應：仿真波形tpLHtpHL北京大學微電子學系 賈嵩 20103.3.4 電路的最高工作頻率必須維持輸入信號的時間大于電路的延遲時間。若輸入信號的占空比為1：1，則其周期需要滿足：對稱設計有利于提高電路的工作頻率。max( ,)2rfTt t北京大學微電子學系 賈嵩 2010433.3.4 電路的最高工作頻率使用環形振蕩器測量電路的工作頻率及延遲時間：普遍規律：其中n是反相器的級數， 應為奇數。2312316pHLpLHpHLpLHpHLpLHpTttttttt116pfTt12ptnf北京大學微電子學系 賈

12、嵩 201044453.4 CMOS反相器的設計完成能夠實現設計要求的集成電路產品設計要求：功能可靠性速度面積功耗北京大學微電子學系 賈嵩 201046噪聲容限：邏輯閾值點噪聲容限：邏輯閾值點 把把Vit做為允許的輸入高電平和做為允許的輸入高電平和 低電平極限低電平極限 VNLM=Vit VNHM=VDD-Vit VNLM與與VNHM中較小的中較小的 決定最大直流噪聲容限決定最大直流噪聲容限1、反相器的可靠性、反相器的可靠性TNrDDTPinrTNrDDTPrTNDDTPit rr1111= 111VKVVVKVKVVK VVVVKK北京大學微電子學系 賈嵩 201047可靠性：噪聲容限n面向

13、可靠性最優的設計目標，面向可靠性最優的設計目標，噪聲容限最大就是使得噪聲容限最大就是使得VitVdd/2n在反相器的設計中通過器件尺在反相器的設計中通過器件尺寸的設計保持電路滿足噪聲容寸的設計保持電路滿足噪聲容限的要求限的要求n利用噪聲容限的設計要求可以利用噪聲容限的設計要求可以得到得到Wp和和Wn的一個方程的一個方程TNrDDTPinrTNrDDTPrTNDDTPit rr1111= 111VKVVVKVKVVK VVVVKK北京大學微電子學系 賈嵩 2010482、反相器的速度、反相器的速度pHLpLHpLHLpHLf2av,HLNLLHpLHr2av,LHP21111tttCVtICVt

14、Ipr22rNP111211tKn一般用反相器的平均一般用反相器的平均延遲時間表示速度延遲時間表示速度n也可以分別用上升和也可以分別用上升和下降延遲時間表示下降延遲時間表示n利用速度的設計要求利用速度的設計要求可以得到可以得到Wp和和Wn的一個方程的一個方程北京大學微電子學系 賈嵩 2010493、反相器的面積、反相器的面積減小器件的寬度可以減小面積減小器件的寬度可以減小面積例如最小面積的要求可以采用例如最小面積的要求可以采用最小尺寸的器件尺寸最小尺寸的器件尺寸利用面積的設計要求可以得到利用面積的設計要求可以得到WpWp和和WnWn的一個方程的一個方程PolysiliconInOutVDDGN

15、DPMOSMetal 1NMOSContactsN Well北京大學微電子學系 賈嵩 2010504、反相器的功耗、反相器的功耗增加器件寬長比會增加電容增加器件寬長比會增加電容電路速度增加也會提高功耗電路速度增加也會提高功耗電源電壓的增加電源電壓的增加功耗暫時不作為反相器設計的約束功耗暫時不作為反相器設計的約束2DLDDPC fV北京大學微電子學系 賈嵩 201051反相器設計：綜合利用可靠性、速度和面積約束中利用可靠性、速度和面積約束中的兩個就可以得到一組的兩個就可以得到一組WpWp和和WnWn對稱反相器：對于對稱反相器：對于NMOSNMOS和和PMOSPMOS閾閾值基本相等的工藝，設計值基

16、本相等的工藝，設計KrKr1 1對稱反相器具有最大的噪聲容限對稱反相器具有最大的噪聲容限和相等的上升和下降延遲，在沒和相等的上升和下降延遲，在沒有具體設計要求情況下是相對優有具體設計要求情況下是相對優化的設計化的設計pHLpLHpLHLpHLf2av,HLNLLHpLHr2av,LHP21111tttCVtICVtITNrDDTPinrTNrDDTPrTNDDTPit rr1111= 111VK VVVKVK VVKVVVVKK北京大學微電子學系 賈嵩 201052例 題設計一個CMOS反相器，使最大噪聲容限不小于0.44 VDD，且驅動1pF負載電容時上升、下降時間不大于10ns，設VDD

17、= 5V，VTN = 0.8V，VTP = -1V，Cox = 4.610-8 F/cm2，n = 500 cm2/Vs、p = 200 cm2/Vs。 北京大學微電子學系 賈嵩 201053N=VTN/VDD=0.16, P=-VTP/VDD=0.2 則 tr=1.85r=10ns, r=5.4ns 得到：KP=3.710-5 (A/V2) 8PLW同理得到： tf=1.73f=10ns , f =5.78ns KN=3.4610-5 (A/V2), 3NLW考察噪聲容限： VNLM= Vit=2.43V=0.49 VDD, VNHM=VDD- Vit=2.57V=0.51 VDD DDPLPPPPVKCrrrt1 . 029 . 1)1 (21)1 (1 . 0ln2TNrDDTPinrTNrDDTPrTNDDTPit rr1111= 111VK VVVKVK VVKVVVVKK北京大學微電子學系 賈嵩 20103.4 CMOS反相器的設計為獲得最佳性能，常采用