1、 本科生期末試卷 一 一 選擇題 (每小題1分，共10分)1 計算機系統中的存貯器系統是指_D_。A RAM存貯器B ROM存貯器C 主存貯器D 主存貯器和外存貯器2 某機字長32位，其中1位符號位，31位表示尾數。若用定點小數表示，則最大正小數為_B_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-313 算術 / 邏輯運算單元74181ALU可完成_C_。A 16種算術運算功能B 16種邏輯運算功能C 16種算術運算功能和16種邏輯運算功能D 4位乘法運算和除法運算功能4 存儲單元是指_B_。A 存放一個二進制信息位的存貯元B 存放一個機器字的所有存貯元集合C 存放

2、一個字節的所有存貯元集合D 存放兩個字節的所有存貯元集合；5 相聯存貯器是按_C_進行尋址的存貯器。A 地址方式 B 堆棧方式 C 內容指定方式 D 地址方式與堆棧方式6 變址尋址方式中，操作數的有效地址等于_C_。A 基值寄存器內容加上形式地址（位移量）B 堆棧指示器內容加上形式地址（位移量）C 變址寄存器內容加上形式地址（位移量）D 程序記數器內容加上形式地址（位移量）7 以下敘述中正確描述的句子是：_A、D_。A 同一個CPU周期中，可以并行執行的微操作叫相容性微操作B 同一個CPU周期中，不可以并行執行的微操作叫相容性微操作C 同一個CPU周期中，可以并行執行的微操作叫相斥性微操作D

3、同一個CPU周期中，不可以并行執行的微操作叫相斥性微操作8 計算機使用總線結構的主要優點是便于實現積木化，同時_C_。A 減少了信息傳輸量B 提高了信息傳輸的速度C 減少了信息傳輸線的條數D 加重了CPU的工作量9 帶有處理器的設備一般稱為_A_設備。A 智能化 B 交互式 C 遠程通信 D 過程控制10.某中斷系統中，每抽取一個輸入數據就要中斷CPU一次，中斷處理程序接收取樣的數 據，并將其保存到主存緩沖區內。該中斷處理需要X秒。另一方面，緩沖區內每存儲 N 個數據，主程序就將其取出進行處理，這種處理需要Y秒，因此該系統可以跟蹤到每 秒_A_次中斷請求。AN / （NX + Y） B. N

4、/ （X + Y）N C .min1 / X ,1 / Y D. max1 / X ,1 / Y 二 填空題（每小題3分，共24分）1存儲A._程序_并按B._地址_順序執行，這是C._ 馮諾依曼_型計算機的工作原理。2移碼表示法主要用于表示A._ 浮點_數的階碼E，以利于比較兩個B._ 指數_的大小和 C._ 對階_操作。3閃速存儲器能提供高性能、低功耗、高可靠性及A._ 瞬時啟動_能力，為現有的B._ 存儲器_體 系結構帶來巨大變化，因此作為C._ 固態盤_用于便攜式電腦中。4尋址方式按操作數的A._ 物理_位置不同，多使用B._ RR _和C._ .RS _型,前者比后者執 行速度快。5

5、微程序設計技術是利用A._ 軟件_方法設計B._ 操作控制_的一門技術。具有規整性、可維護 性、C ._ 靈活性總線帶寬_等一系列優點。6衡量總線性能的重要指標是A._ 總線帶寬_，它定義為總線本身所能達到的最高B._ 傳輸速率_。PCI 總線的帶寬可達C._ 264MB / S _。7顯示適配器作為CRT和CPU的接口，由A. _刷新_存儲器，B. _顯示_控制器，C. _ ROM BIOS _ 三部分組成。8DMA技術的出現使得A. _外圍設備_可通過B. _ DMA控制器_直接訪問C. _內存_。三 應用題1. （11分）設機器字長32位，定點表示，尾數31位，數符1位，問：（1） 定點

6、原碼整數表示時，最大正數是多少？最大負數是多少？（2） 定點原碼小數表示時，最大正數是多少？最大負數是多少？解：（1）定點原碼整數表示：0 111 111 111 111 111 111 111 111 111 1111 最大正數： 數值 = （231 1）100 111 111 111 111 111 111 111 111 111 1111 最大負數： 數值 = -（231 1）10 （2）定點原碼小數表示： 最大正數值 = （1 2-31 ）10 最大負數值 = -（1 2-31 ）102. （11分）設存儲器容量為32字，字長64位，模塊數m = 4，分別用順序方式和交叉方式進行組織。

7、存儲周期T = 200ns,數據總線寬度為64位，總線周期 = 50ns .問順序存儲器和交叉存儲器的帶寬各是多少？解：信息總量： q = 64位 4 =256位 順序存儲器和交叉存儲器讀出4個字的時間分別是： t2 = m T = 4200ns =810 7 (s) t1 = T + (m 1) = 200 + 350 = 3.5 10 7 (s) 順序存儲器帶寬是： W1 = q / t2 = 32 107 （位/ S） 交叉存儲器帶寬是： W2 = q / t1 = 73 107 （位/ S）3. （11分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點。 31 26 22 18

8、 17 16 15 0 OP 源寄存器 變址寄存器 偏移量 4. （11分）已知某機采用微程序控制方式，其存儲器容量為51248（位），微程序在整個控制存儲器中實現轉移，可控制微程序的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示：微命令字段 判別測試字段 下地址字段 操作控制 順序控制 （1） 微指令中的三個字段分別應多少位？（2） 畫出對應這種微指令格式的微程序控制器邏輯框圖。（3） 解：（1）假設判別測試字段中每一位為一個判別標志，那么由于有4個轉移條件， 故該字段為4位，（如采用字段譯碼只需3位），下地址字段為9位，因為控制容量為512單元，微命令字段是（ 48

9、 4 - 9 ）= 35 位。（2）對應上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址寄存器對應下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉移邏輯的輸入是指令寄存器OP碼，各狀態條件以及判別測試字段所給的判別標志（某一位為1），其輸出修改微地址寄存器的適當位數，從而實現微程序的分支轉移。 圖B1.25 （11分）畫出PCI總線結構圖，說明三種橋的功能。解：PCI總線結構框圖如圖B1.3所示： 圖.B1.3PCI總線有三種橋，即HOST / PCI橋（簡稱HOST橋），PCI / PCI橋，PCI / LAGACY橋。在PCI總線體系

10、結構中，橋起著重要作用：（1） 它連接兩條總線，使總線間相互通信。（2） 橋是一個總線轉換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統中任意一個總線主設備都能看到同樣的一份地址表。（3） 利用橋可以實現總線間的卒發式傳送。6 （11分）某機用于生產過程中的溫度數據采集，每個采集器含有8位數據緩沖寄存器一個，比較器一個，能與給定范圍比較，可發出“溫度過低”或“溫度過高”的信號，如圖B1.1所示。主機采用外設單獨編址，四個采集器公用一個設備碼，共用一個接口，允許采用兩種方式訪問：（1） 定期巡回檢測方式，主機可編程指定訪問該設備中的某一采集器。（2） 中斷方式，當采集溫度

11、比給定范圍過底或過高時能提出隨機中斷請求，主機應能判別是哪一個采集器請求，是溫度過低或過高。 請擬定該接口中有哪些主要部件（不要求畫出完整的連線圖），并概略說明在兩 種方式下的工作原理。 圖B1.1解：數據采集接口方案設計如圖B1.4所示。 現結合兩種工作方式說明上述部件的工作。（1） 定期檢尋方式 主機定期以輸出指令DOA、設備碼；（或傳送指令）送出控制字到A寄存器，其中用四位分別指定選中的緩沖寄存器（四個B寄存器分別與四個采集器相應）。然后，主機以輸入指令DIA、設備碼；（或傳送指令）取走數據。（2） 中斷方式 比較結果形成狀態字A ，共8位，每二位表示一個采集器狀態：00 正常 ，01

12、過低 ，10 過高。有任一處不正常（A 中有一位以上為“1”）都將通過中斷請求邏輯（內含請求觸發器、屏蔽觸發器）發出中斷請求。中斷響應后，服務程序以DIA、設備碼；或傳送指令）取走狀態字。可判明有幾處采集數據越限、是過高或過低，從而轉入相應處理。本科生期末試卷 二 一 選擇題（每小題1分，共10分）1 六七十年代，在美國的_ D _州，出現了一個地名叫硅谷。該地主要工業是_它也是_的發源地。A 馬薩諸塞 ，硅礦產地，通用計算機B 加利福尼亞，微電子工業，通用計算機C加利福尼亞，硅生產基地，小型計算機和微處理機D加利福尼亞，微電子工業，微處理機2 若浮點數用補碼表示，則判斷運算結果是否為規格化數

13、的方法是_C_。A 階符與數符相同為規格化數B 階符與數符相異為規格化數C 數符與尾數小數點后第一位數字相異為規格化數D數符與尾數小數點后第一位數字相同為規格化數3 定點16位字長的字，采用2的補碼形式表示時,一個字所能表示的整數范圍是_A_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D -215 +215 4 某SRAM芯片，存儲容量為64K16位，該芯片的地址線和數據線數目為_D_。A 64，16 B 16，64 C 64，8 D 16，6 。5 交叉存貯器實質上是一種_A_存貯器，它能_執行_獨立的讀寫操作。A 模塊式，

14、并行，多個 B 模塊式串行，多個C 整體式，并行，一個 D 整體式，串行，多個6 用某個寄存器中操作數的尋址方式稱為_C_尋址。A 直接 B 間接 C 寄存器直接 D 寄存器間接7 流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個并行部件的CPU相比，一個 m段流水CPU_A_。A 具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力8 描述PCI總線中基本概念不正確的句子是_C_。A HOST 總線不僅連接主存，還可以連接多個CPUB PCI 總線體系中有三種橋，它們都是PCI 設備C 從橋連接實現的PCI總線結構不允許許

15、多條總線并行工作D 橋的作用可使所有的存取都按CPU 的需要出現在總線上9 計算機的外圍設備是指_D_。A 輸入/輸出設備 B 外存儲器C 遠程通信設備 D 除了CPU 和內存以外的其它設備10 中斷向量地址是：_C_。A 子程序入口地址 B 中斷服務例行程序入口地址C中斷服務例行程序入口地址的指示器 D 中斷返回地址二. 填空題 （每題3分，共24分）1 為了運算器的A. _高速性_，采用了B. _先行_進位，C. _陣列_乘除法流水線等并行措施。2 相聯存儲器不按地址而是按A. _內容_訪問的存儲器，在cache中用來存放B. _行地址表_，在虛擬存儲器中用來存放C. _頁表和快表_。3

16、一個較完善的指令系統應包含A. _數據傳送_類指令，B. _算術運算_類指令，C. _邏輯運算_類指令，程序控制類指令，I/O類指令，字符串類指令，系統控制類指令。4 硬布線器的設計方法是：先畫出A. _指令周期_流程圖，再利用B. _布爾代數_寫出綜合邏輯表達式，然后用C. _門電路和觸發器_等器件實現。5 當代流行的標準總線內部結構包含A. _數據傳送_總線，B. _仲裁_總線，C. _中斷和同步_總線， 公用總線。6 磁表面存儲器主要技術指標有A._ 存儲密度_，B. _存儲容量_，C. _平均存取時間_，數據傳輸率。7 DMA 控制器按其A. _組成結構_結構，分為B. _選擇_型和C

17、. _多路_型兩種。8 （26）16（63）16（135）8 的值為A. _（58）10_。三 .應用題1. （11分）求證： X Y 補=X補 （-Y0 + Yi 2-i ）2. （11分）某計算機字長16位，主存容量為64K字，采用單字長單地址指令，共有64條指令，試采用四種尋址方式（立即、直接、基值、相對）設計指令格式。3. （11分）如圖B2.1表示使用快表（頁表）的虛實地址轉換條件，快表存放在相聯存貯器中，其中容量為8個存貯單元。問：（1） 當CPU 按虛擬地址1去訪問主存時，主存的實地址碼是多少？（2） 當CPU 按虛擬地址2去訪問主存時，主存的實地址碼是多少？（3） 當CPU 按

18、虛擬地址3去訪問主存時，主存的實地址碼是多少？ 圖B2.14. （11分）假設某計算機的運算器框圖如圖B2.2所示，其中ALU為16位的加法器（高電平工作），SA 、SB為16位鎖存器，4個通用寄存器由D觸發器組成，O端輸出， 圖B2.2 其讀寫控制如下表所示： 讀控制 R0 RA0RA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不讀出 寫控制 W WA0WA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不寫入 要求：（1）設計微指令格式。 （2）畫出ADD，SUB兩條微指令程序流程圖。5. （11分）畫出單機

19、系統中采用的三種總線結構。6. （11分）試推導磁盤存貯器讀寫一塊信息所需總時間的公式。 本科生期末試卷 三 一 選擇題（每小題1分，共10分）1 馮諾依曼機工作的基本方式的特點是_。A 多指令流單數據流B 按地址訪問并順序執行指令C 堆棧操作D 存貯器按內容選擇地址2 在機器數_中，零的表示形式是唯一的。A 原碼 B 補碼 C 移碼 D 反碼3 在定點二進制運算器中，減法運算一般通過_來實現。A 原碼運算的二進制減法器B 補碼運算的二進制減法器C 原碼運算的十進制加法器D 補碼運算的二進制加法器4. 某計算機字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是_。 A 04MB B

20、02MB C 02M D 01M5 主存貯器和CPU之間增加cache的目的是_。A 解決CPU和主存之間的速度匹配問題B 擴大主存貯器容量C 擴大CPU中通用寄存器的數量D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數量6 單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個常需采用_。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式7 同步控制是_。A 只適用于CPU控制的方式B 只適用于外圍設備控制的方式C 由統一時序信號控制的方式D 所有指令執行時間都相同的方式8描述 PCI 總線中基本概念不正確的句子是_。A. PCI 總線是一個與處理器

21、無關的高速外圍設備B. PCI總線的基本傳輸機制是猝發或傳送 C. PCI 設備一定是主設備 D. 系統中只允許有一條PCI總線9 CRT的分辨率為10241024像素，像素的顏色數為256，則刷新存儲器的容量為_。A 512KB B 1MB C 256KB D 2MB 10為了便于實現多級中斷，保存現場信息最有效的辦法是采用_。 A 通用寄存器 B 堆棧 C 存儲器 D 外存二 填空題（每小題3分，共24分）1 在計算機術語中，將運算器和控制器合在一起稱為A. _，而將B. _和存儲器 合在一起稱為C. _。2 數的真值變成機器碼可采用A. _表示法，B. _表示法，C._表示法，移 碼表示

22、法。3 廣泛使用的A. _和B. _都是半導體隨機讀寫存儲器。前者的速度比后者快， 但C. _不如后者高。4 形式指令地址的方式，稱為A._方式，有B. _尋址和C. _尋址。5. CPU從A. _取出一條指令并執行這條指令的時間和稱為B. _。由于各種指 令的操作功能不同，各種指令的指令周期是C. _。6. 微型機算計機的標準總線從16位的A. _總線，發展到32位的B. _總線和C. _總線，又進一步發展到64位的PCI總線。7VESA標準是一個可擴展的標準，它除兼容傳統的A. _等顯示方式外，還支持B. _像素光柵，每像素點C. _顏色深度。8中斷處理過程可以A. _進行。B. _的設備

23、可以中斷C. _的中斷服務程序。三.應用題1. （11分）已知 x = - 0.01111 ，y = +0.11001， 求 x 補 ， -x 補 ， y 補 ， -y 補 ，x + y = ？ ，x y = ？2. （11分）假設機器字長16位，主存容量為128K字節，指令字長度為16位或32位，共有128條指令，設計計算機指令格式，要求有直接、立即數、相對、基值、間接、變址六種尋址方式。3. （11分）某機字長32位，常規設計的存儲空間32M ，若將存儲空間擴至256M，請提出一種可能方案。4. (11分)圖B3.1所示的處理機邏輯框圖中，有兩條獨立的總線和兩個獨立的存貯器。已知指令存貯器

24、IM最大容量為16384字（字長18位），數據存貯器DM最大容量是65536字（字長16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但圖中未標出。 圖B3.1設處理機格式為： 17 10 9 0 OP X加法指令可寫為“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通過尋址方式指向數據存貯器，現取Ri為R1。試畫出ADD指令從取指令開始到執行結束的操作序列圖，寫明基本操作步驟和相應的微操作控制信號。5（11分）總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協議，請畫出 讀數據的時序圖來說明。6（11分）圖B3.2

25、是從實時角度觀察到的中斷嵌套。試問，這個中斷系統可以實行幾重 中斷？并分析圖B3.2的中斷過程。 圖B3.2 本科生期末試卷 四 一 選擇題（每小題1分，共 10分） 1. 現代計算機內部一般采用二進制形式，我國歷史上的_即反映了二值邏輯的思想，它最早記載在_上，距今以有約_千年。A. 八卦圖、論衡、二B. 算籌、周脾算經、二C. 算籌、九章算術、一D.八卦圖、周易、三2. 定點字長的字，采用2的補碼表示時，一個字所能表示的整數范圍是_。 A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1283.下面浮點運算器的描述中正確的句子是：_。 A. 浮點運算器

26、可用階碼部件和尾數部件實現 B. 階碼部件可實現加、減、乘、除四種運算 C. 階碼部件只進行階碼相加、相減和比較操作 D. 尾數部件只進行乘法和減法運算4. 某計算機字長6位，它的存貯容量是64K，若按字編址，那么它的尋址范圍是_ A. 0 64K B. 0 32K C. 064KB D. 0 32k5. 雙端口存儲器在_情況下會發生讀/寫沖突。 A. 左端口與右端口的地址碼不同 B. 左端口與右端口的地址碼相同 C. 左端口與右端口的數據碼不同 D. 左端口與右端口的數據碼相同6. 寄存器間接尋址方式中，操作數處在_。 A. 通用寄存器 B. 主存單元 C. 程序計數器 D. 堆棧7. 微程

27、序控制器中，機器指令與微指令的關系是_。 A. 每一條機器指令由一條微指令來執行 B. 每一條機器指令由一段微指令編寫的微程序來解釋執行 C. 每一條機器指令組成的程序可由一條微指令來執行 D. 一條微指令由若干條機器指令組成8. 描述 PCI 總線中基本概念不正確的句子是_。 A. PCI 總線是一個與處理器無關的高速外圍設備 B. PCI總線的基本傳輸機制是猝發或傳送 C. PCI 設備一定是主設備 D. 系統中只允許有一條PCI總線9. 一張3.5寸軟盤的存儲容量為_MB，每個扇區存儲的固定數據是_。 A. 1.44MB ，512B B. 1MB，1024B C .2MB， 256B D

28、 .1.44MB，512KB10. 發生中斷請求的條件是_。 A. 一條指令執行結束 B. 一次 I/O 操作結束 C. 機器內部發生故障 D. 一次DMA 操作結束二 填空題（每小題3分，共24分） 1. 2000年超級計算機浮點最高運算速度達到每秒A._次。我國的B. _號計算機的運算速度達到C. _次，使我國成為美國、日本后第三個擁有高速計算機的國家。 2. 一個定點數由A. _和B. _兩部分組成。根據小數點位置不同，定點數有 C. _和純整數之分。3. 對存儲器的要求是A. _，B. _，C. _。為了解決這三方面的矛盾 計算機采用多級存儲體系結構。4. 指令系統是表征一臺計算機性能

29、的重要因素，它的A. _和B. _不僅影 響到機器的硬件結構，而且也影響到C. _。5. 當今的CPU 芯片除了包括定點運算器和控制器外，還包括A. _，B. _ 運算器和C. _管理等部件。6. 總線是構成計算機系統的A. _，是多個B. _部件之間進行數據傳送的C. _通道7. 每一種外設都是在它自己的A。_控制下進行工作，而A則通過B. _和C. _相連并受C 控制。8. 在計算機系統中，CPU對外圍設備的管理處程序查詢方式、程序中斷方式外，還 有A. _方式，B. _方式，和C. _方式。三. 應用題 1（11分）設x補 =x0.x1x2xn 。 求證：x = -x0 +xi2-i2（

30、11分）指令格式如下所示，其中OP 為操作碼，試分析指令格式特點。 18 12 10 9 5 4 0 OP 源寄存器 目標寄存器3（11分）以知cache 命中率 H=0.98，主存比cache 慢四倍，以知主存存取周期為200ns，求cache/主存的效率和平均訪問時間。4（11分）某計算機有8條微指令I1I8，每條微指令所包含的微命令控制信號見下表 ，aj 分別對應10種不同性質的微命令信號。假設一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。5（11分） （1）某總線在一個總線周期中并行傳送4個字節的數據，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHZ ，求總線

31、帶寬是多少？（2）如果一個總線中并行傳送64位數據，總線頻率升為66MHZ，求總線帶寬是多少？6（11分） 磁盤、磁帶、打印機三個設備同時工作。磁盤以20s的間隔發DMA請求，磁帶以30s的間隔發DMA請求，打印機以120s的間隔發DMA請求，假設DMA控制器每完成一次DMA傳輸所需時間為2s，畫出多路DMA控制器工作時空圖。 本科生期末試卷 五 一 選擇題（每題1分，共10分）1對計算機的產生有重要影響的是：_。 A 牛頓、維納、圖靈 B 萊布尼茲、布爾、圖靈 C 巴貝奇、維納、麥克斯韋 D 萊布尼茲、布爾、克雷 2假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用偶校校驗的字符碼是_。 A

32、 11001011 B 11010110 C 11000001 D 110010013按其數據流的傳遞過程和控制節拍來看，陣列乘法器可認為是_。 A 全串行運算的乘法器 B 全并行運算的乘法器 C 串并行運算的乘法器 D 并串型運算的乘法器 4某計算機字長32位，其存儲容量為16MB，若按雙字編址，它的尋址范圍是_。 A 016MB B 08M C 08MB D 016MB5雙端口存儲器在_情況下會發生讀 / 寫沖突。 A 左端口與右端口的地址碼不同 B 左端口與右端口的地址碼相同 C 左端口與右端口的數據碼相同 D 左端口與右端口的數據碼不同6程序控制類指令的功能是_。 A 進行算術運算和邏

33、輯運算 B 進行主存與CPU之間的數據傳送 C 進行CPU和I / O設備之間的數據傳送 D 改變程序執行順序 7由于CPU內部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期 通常用_來規定。 A 主存中讀取一個指令字的最短時間 B 主存中讀取一個數據字的最長時間 C 主存中寫入一個數據字的平均時間 D 主存中讀取一個數據字的平均時間 8系統總線中控制線的功能是_。 A 提供主存、I / O接口設備的控制信號響應信號 B 提供數據信息 C 提供時序信號 D 提供主存、I / O接口設備的響應信號 9具有自同步能力的記錄方式是_。 A NRZ0 B NRZ1 C PM D MF

34、M10IEEE1394的高速特性適合于新型高速硬盤和多媒體數據傳送，它的數據傳輸率可以是 _。 A 100兆位 / 秒 B 200兆位 / 秒 C 400兆位 / 秒 D 300兆位 / 秒二 填空題（每題3分，共24分）1 Cache是一種A. _存儲器，是為了解決CPU和主存之間B. _不匹配而采用 的一項重要硬件技術。現發展為多級cache體系，C. _分設體系。2 RISC指令系統的最大特點是：A. _；B. _;C. _種類少。只有取數 / 存 數指令訪問存儲器。3 并行處理技術已成為計算計技術發展的主流。它可貫穿于信息加工的各個步驟和階段。 概括起來，主要有三種形式A. _并行；B

35、. _并行；C. _并行。4. 為了解決多個A. _同時競爭總線，B. _必須具有C. _部件。5. 軟磁盤和硬磁盤的A. _原理與B. _方式基本相同，但在C. _和性能上 存在較大差別。6選擇型DMA控制器在A. _可以連接多個設備，而在B. _只能允許連接一個 設備，適合于連接C. _設備。7主存與cache的地址映射有A. _、B. _、C. _三種方式。其中組相連 方式適度地兼顧了前二者的優點，又盡量避免其缺點，從靈活性、命中率、硬件投資來 說較為理想。8流水CPU是以A. _為原理構造的處理器，是一種非常B. _的并行技術。目 前的C. _微處理器幾乎無一例外的使用了流水技術。三

36、應用題 1. （11分）CPU執行一段程序時，cache完成存取的次數為3800次，主存完成存取的次數為200次，已知cache存取周期為50ns,主存為250ns,求cache / 主存系統的效率和平均訪問時間。2. （11分）某加法器進位鏈小組信號為C4C3C2C1 ，低位來的信號為C0 ，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達式。（1） 串行進位方式 （2） 并行進位方式3. （11分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進行接線。74LS139是 2 ：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態。要求：完

37、成A組跨接端與B組跨接端內部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。 圖B5.14. （11分）運算器結構如圖B5.2所示，R1 ，R2，R3 是三個寄存器，A和B是兩個三選一的多路開關，通路的選擇由AS0 ,AS1 和BS0 ，BS1端控制，例如BS0BS1 = 11時，選擇R3 ，BS0BS1 = 01時，選擇R1，ALU是算術 / 邏輯單元。S1S2為它的兩個操作控制端。其功能如下： 圖B5.2 S1S2 = 00時，ALU輸出 = A S1S2 = 01時，ALU輸出 = A + B S1S2 = 10時，ALU輸出 = A B S1S2 = 11時，ALU輸出 = AB 請

38、設計控制運算器通路的微指令格式。5. （11分）集中式仲裁有幾種方式？畫出獨立請求方式的邏輯圖，說明其工作原理。6. （11分）單級中斷中，采用串行排隊鏈法來實現具有公共請求線的中斷優先級識別，請畫出中斷向量為001010，001011，001000三個設備的判優識別邏輯圖。 本科生期末試卷六 一 選擇題（每小題1分，共10分）1 完整的計算機應包括_。A 運算器、存儲器、控制器 ；B 外部設備和主機 ；C 主機和實用程序 ；D 配套的硬件設備和軟件系統 ；2 用64位字長（其中1位符號位）表示定點小數時，所能表示的數值范圍是_。A 0，264 1 B 0，263 1 C 0，262 1 D

39、0，263 3 四片74181ALU和1片74812CLA器件相配合，具有如下進位傳遞功能_。A 行波進位 ；B 組內先行進位，組間先行進位 ；C 組內先行進位，組間行波進位 ；D 組內行波進位，組間先行進位 ；4 某機字長32位，存儲容量為 1MB，若按字編址，它的尋址范圍是_。A 01M B 0512KB C 0256K D 0256KB5 某一RAM芯片，其容量為5128位，除電源和接地端外，該芯片引出線的最小數目應是_。A 23 B 25 C 50 D 196堆棧尋址方式中，設A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動作是：（A）MSP ，（SP）-

40、1 SP ，那么出棧的動作應是_。 A （MSP）A， （SP） + 1SP ； B （SP） + 1SP ，（MSP）A ； C （SP） - 1SP ，（MSP）A ； D （MSP）A ，（SP） - 1SP ；7指令周期是指_。 A CPU從主存取出一條指令的時間 ； B CPU執行一條指令的時間 ； C CPU從主存取出一條指令加上CPU執行這條指令的時間 ； D 時鐘周期時間 ；8在_的微型計算機系統中，外設可和主存貯器單元統一編址 ，因此可以不使用I / O指令。 A 單總線 B 雙總線 C 三總線 D 多總線9在微型機系統中，外圍設備通過_與主板的系統總線相連接。 A 適配器

41、B 設備控制器 C 計數器 D 寄存器10CDROM光盤的標準播放時間為60分鐘。在計算模式1情況下，光盤的存儲容量為 _。 A 601MB B 527MB C 630MB D 530MB 二 填空題（每小題3分，共24分）1計算機的硬件包括A._，B._，C._適配器，輸入輸出部分。2按IEEE764標準，一個浮點數由A._，階碼E ，尾數m 三部分組成。其中階碼E 的值等于指數的B._加上一個固定C._。3存儲器的技術指標有A._，B._，C._，存儲器帶寬。4指令操作碼字段表征指令的A._，而地址碼字段指示B._。微小型機多采用 C._混合方式的指令格式。5. CPU中至少有如下六類寄存

42、器，除了A._寄存器，B._計數器，C._寄存器外，還應有通用寄存器，狀態條件寄存器，數據緩沖寄存器。6總線有A._特性，B._特性，電氣特性，C._特性。7不同的CRT顯示標準所支持的最大A._和B._數目是C._的。8中斷處理需要有中斷A._，中斷B._產生，中斷C._等硬件支持。三.應用題 1. （11分）設有兩個浮點數 N1 = 2j1 S1 , N2 = 2j2 S2 ,其中階碼2位，階符1位，尾數四位，數符一位。設 ：j1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2 求：N1 N2 ，寫出運算步驟及結果，積的

43、尾數占4位，要規格化結果，用原碼陣列乘法器求尾數之積。2. （11分）已知某8位機的主存采用半導體存貯器，地址碼為18位，若使用4K4位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問：（1） 若每個摸條為32K8位，共需幾個模塊條？（2） 每個模塊內共有多少片RAM芯片？（3） 主存共需多少RAM芯片？CPU如何選擇各模塊條？3. （11分）圖B6.1是某SRAM的寫入時序，其中R / W 是讀 、寫命令控制線，當R / W 線為低電平時，存貯器按給定地址把數據線上的數據寫入存貯器。請指出圖中時序的錯誤，并畫出正確的寫入時序。 圖B6.14. （11分）某計算機有如下部件：AL

44、U，移位器，主存M，主存數據寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3 ，暫存器C和D。（1） 請將各邏輯部件組成一個數據通路，并標明數據流向。（2） 畫出“ADD R1，（R2）+ ”指令的指令周期流程圖，指令功能是 （R1）+（R2）R1。 移位器 MBR R0 IR R1 PC M R2 C ALU MAR R3 D 圖B6.25. （11分）集中式仲裁有幾種方式？畫出計數器定時查詢方式的邏輯結構圖，說明其工作原理。6. （11分）刷存的主要性能指標是它的帶寬。實際工作時顯示適配器的幾個功能部分要爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用

45、于其他非刷新功能。（1） 若顯示工作方式采用分辨率為1024768，顏色深度為3B，幀頻（刷新速率）為72HZ，計算總帶寬。（2） 為達到這樣高的刷存帶寬，應采取何種技術措施？ 本科生期末試卷七 一 選擇題（每小題1分,共10分）1 至今為止，計算機中的所有信息仍以二進制方式表示的理由是_。A節約元件； B 運算速度快； C 物理器件的性能決定 ； D 信息處理方便；2 用32位字長（其中1位符號位）表示定點小數是，所能表示的數值范圍是_。A 0，1 2-32 B 0，1 2-31 C 0，1 2-30 D 0，13 已知X為整數，且X補 = 10011011，則X的十進制數值是_。A +155 B 101 C 155 D +1014