1、2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13微機(jī)系統(tǒng)中存儲(chǔ)器的配置微機(jī)系統(tǒng)中存儲(chǔ)器的配置2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13 雙極型存儲(chǔ)器、雙極型存儲(chǔ)器、MOSMOS型存儲(chǔ)器型存儲(chǔ)器2022-4-132022-4-132022-4-132022-4-13存儲(chǔ)器的分類及選用存儲(chǔ)器的分類及選用按按存存儲(chǔ)儲(chǔ)介介質(zhì)質(zhì)分分類類半

2、導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器磁介質(zhì)存儲(chǔ)器磁介質(zhì)存儲(chǔ)器光存儲(chǔ)器光存儲(chǔ)器Multi-SRAMNV-SRAMFIFOCache雙極型：存取速度快，但集成度低，一般用于大雙極型：存取速度快，但集成度低，一般用于大 型計(jì)算機(jī)或高速微機(jī)中；型計(jì)算機(jī)或高速微機(jī)中；MOS型型掩膜掩膜ROM一次性可編程一次性可編程PROM紫外線可擦除紫外線可擦除EPROM電可擦除電可擦除E2PROM可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器FLASH讀寫讀寫存儲(chǔ)器存儲(chǔ)器RAM只讀只讀存儲(chǔ)器存儲(chǔ)器ROM（按讀（按讀寫功能寫功能分類分類)（按器（按器件原理件原理分類）分類）靜態(tài)靜態(tài)SRAM動(dòng)態(tài)動(dòng)態(tài)DRAM： 集成度高但存取速度較低集成度高但存取速

3、度較低 一般用于需要較大容量的場(chǎng)合。一般用于需要較大容量的場(chǎng)合。速度較快，集速度較快，集成度較低，一成度較低，一般用于對(duì)速度般用于對(duì)速度要求高、而容要求高、而容量不大的場(chǎng)合。量不大的場(chǎng)合。(按存儲(chǔ)按存儲(chǔ)原理分原理分類類)2022-4-132022-4-13注意存儲(chǔ)器的容量以注意存儲(chǔ)器的容量以字節(jié)字節(jié)為單位，而存儲(chǔ)芯為單位，而存儲(chǔ)芯片的容量以片的容量以位位為單位。為單位。2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13地址譯碼器存儲(chǔ)矩陣數(shù)據(jù)緩沖器012n-101m控

4、制邏輯CSR/Wn位地址m位數(shù)據(jù)存儲(chǔ)芯片組成示意圖存儲(chǔ)芯片組成示意圖2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13靜態(tài)靜態(tài)RAM的六管基本存儲(chǔ)單元的六管基本存儲(chǔ)單元集成度集成度低低，但速度，但速度快快，價(jià)格高，常用做價(jià)格高，常用做Cache。1.T1和和T2組成一個(gè)組成一個(gè)雙穩(wěn)態(tài)雙穩(wěn)態(tài)觸發(fā)器觸發(fā)器，用于保存數(shù)據(jù)。，用于保存數(shù)據(jù)。T3和和T4為負(fù)載管。為負(fù)載管。2.如如A點(diǎn)為數(shù)據(jù)點(diǎn)為數(shù)據(jù)D，則，則B點(diǎn)點(diǎn)為數(shù)據(jù)為數(shù)據(jù)/D。T1T2ABT3T4+5VT5T63.行選擇行選擇線有效（高電線有效（高電 平）平）時(shí)，時(shí)，A 、B處的數(shù)據(jù)信處的數(shù)

5、據(jù)信息通過門控管息通過門控管T5和和T6送送至至C、D點(diǎn)。點(diǎn)。行選擇線行選擇線CD列選擇線列選擇線T7T8I/OI/O4.列選擇列選擇線有效（高電線有效（高電 平）平）時(shí)，時(shí)，C 、D處的數(shù)據(jù)信處的數(shù)據(jù)信息通過門控管息通過門控管T7和和T8送送至芯片的數(shù)據(jù)引腳至芯片的數(shù)據(jù)引腳I/O。2022-4-132022-4-13動(dòng)態(tài)動(dòng)態(tài)RAM的單管基本存儲(chǔ)單元的單管基本存儲(chǔ)單元集成度集成度高高，但速度較，但速度較慢慢，價(jià)格低，一般用作，價(jià)格低，一般用作主存主存。行選擇線行選擇線T1B存儲(chǔ)存儲(chǔ)電容電容CA列選列選擇線擇線T2I/O1. 電容上存有電荷時(shí)，表示存儲(chǔ)電容上存有電荷時(shí)，表示存儲(chǔ)數(shù)據(jù)數(shù)據(jù)A為邏輯為

6、邏輯1；2. 行選擇線有效時(shí)，數(shù)據(jù)通過行選擇線有效時(shí)，數(shù)據(jù)通過T1送至送至B處；處；3. 列選擇線有效時(shí)，數(shù)據(jù)通過列選擇線有效時(shí)，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳送至芯片的數(shù)據(jù)引腳I/O；4. 為防止存儲(chǔ)電容為防止存儲(chǔ)電容C放電導(dǎo)致數(shù)放電導(dǎo)致數(shù)據(jù)丟失，必須定時(shí)進(jìn)行刷新；據(jù)丟失，必須定時(shí)進(jìn)行刷新；5. 動(dòng)態(tài)刷新時(shí)行選擇線有效，而動(dòng)態(tài)刷新時(shí)行選擇線有效，而列選擇線無效。（刷新是逐行列選擇線無效。（刷新是逐行進(jìn)行的。）進(jìn)行的。）刷新放大器刷新放大器2022-4-132022-4-13 6 2 6 4 VC C W E C E2 A8 A9 A11 O E A1 0 C E1 I/O7 I/O6 I/O

7、5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 1 0 11 1 2 1 3 1 4 2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 N C A1 2 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 G N D A0 A1 2 I/O0 I/O1 2 C E1 C E2 W E O E 地 址 線 雙 向 數(shù) 據(jù) 線 片 選 線1 片 選 線2 寫 允 許 線 讀 允 許 線 2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13202

8、2-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13OEPGM/CE2022-4-132022-4-13PGM/CEOE2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13CEOEWE2022-4-132022-4-13CEOEWE工作方式工作方式VPPA9A0DQ0DQ7只讀只讀方式方式讀讀LLHVPPLA9A0數(shù)據(jù)輸出數(shù)據(jù)輸出備用備用HVPPL

9、高阻高阻輸出禁止輸出禁止LHHVPPLL高阻高阻廠碼識(shí)別廠碼識(shí)別LLHVPPLVIDL廠碼輸出廠碼輸出器件識(shí)別器件識(shí)別LLHVPPLVIDH標(biāo)識(shí)輸出標(biāo)識(shí)輸出讀讀/寫寫方式方式讀讀LLHVPPHA9A0數(shù)據(jù)輸出數(shù)據(jù)輸出備用備用HVPPH高阻高阻輸出禁止輸出禁止LHHVPPH高阻高阻編程編程LHLVPPH數(shù)據(jù)輸入數(shù)據(jù)輸入VID可以是地電位，通過一個(gè)電阻直接接地，或者使可以是地電位，通過一個(gè)電阻直接接地，或者使V。VPPL是滿足芯片編程要求的編程電壓，是滿足芯片編程要求的編程電壓，11. 4V12.6V。VPPH是標(biāo)識(shí)碼讀出的激活電壓，要求是標(biāo)識(shí)碼讀出的激活電壓，要求11.5V13.0V2022-4

10、-132022-4-13命令命令第一周期第一周期第二周期第二周期指令操作指令操作地址地址數(shù)據(jù)數(shù)據(jù)指令操作指令操作地址地址數(shù)據(jù)數(shù)據(jù)讀存儲(chǔ)單元讀存儲(chǔ)單元寫操作寫操作00/FFH讀操作讀操作注注注注擦除啟動(dòng)擦除啟動(dòng)/擦除擦除寫操作寫操作20H寫操作寫操作20H擦除校驗(yàn)擦除校驗(yàn)寫操作寫操作注注A0H讀操作讀操作注注編程啟動(dòng)編程啟動(dòng)/編程編程寫操作寫操作40H寫操作寫操作注注注注編程校驗(yàn)編程校驗(yàn)寫操作寫操作C0H讀操作讀操作注注復(fù)位復(fù)位寫操作寫操作FFH寫操作寫操作FFH 為被校驗(yàn)單元的地址，為被校驗(yàn)單元的地址， 為被讀存儲(chǔ)單元的地址，為被讀存儲(chǔ)單元的地址， 為被為被寫入存儲(chǔ)單元的地址，寫入存儲(chǔ)單元的地

11、址， 為從指定存儲(chǔ)單元讀出的數(shù)據(jù)，為從指定存儲(chǔ)單元讀出的數(shù)據(jù)， 為被校驗(yàn)存儲(chǔ)單元的數(shù)據(jù)，為被校驗(yàn)存儲(chǔ)單元的數(shù)據(jù)， 為要寫入的數(shù)據(jù)，為要寫入的數(shù)據(jù)， 為被編程為被編程存儲(chǔ)單元的數(shù)據(jù)存儲(chǔ)單元的數(shù)據(jù)2022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13主板速主板速度度微處理器微處理器速度速度DRAM類型類型DRAM速度速度應(yīng)用應(yīng)用時(shí)間時(shí)間5MHz66MHz5MHz200MHzFPM DRAMEDO DRAM5MHz16MHz1981199666 MHz200MHz600MHzPC66 SDRAM66 MHz19972000100MHz500MHz

12、以以上上PC100SDRAM100MHz19982000133MHz600MHz以以上上PC133SDRAM133MHz199920022022-4-132022-4-132022-4-132022-4-132022-4-132022-4-13存儲(chǔ)芯片存儲(chǔ)芯片存儲(chǔ)模塊存儲(chǔ)模塊存儲(chǔ)體存儲(chǔ)體 進(jìn)行進(jìn)行位擴(kuò)展位擴(kuò)展 以實(shí)現(xiàn)按字節(jié)編以實(shí)現(xiàn)按字節(jié)編址的結(jié)構(gòu)址的結(jié)構(gòu) 進(jìn)行進(jìn)行字?jǐn)U展字?jǐn)U展 以滿足總?cè)萘恳詽M足總?cè)萘康囊蟮囊蟠鎯?chǔ)體、地址譯碼、存儲(chǔ)體、地址譯碼、數(shù)據(jù)緩沖和讀寫控制數(shù)據(jù)緩沖和讀寫控制 位擴(kuò)展：位擴(kuò)展：因每個(gè)字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目；因每個(gè)字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目；字?jǐn)U展字?jǐn)U

13、展：因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的數(shù)目，所以也稱為因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的數(shù)目，所以也稱為地址擴(kuò)展；地址擴(kuò)展；2022-4-132022-4-13存儲(chǔ)芯片的位擴(kuò)展：存儲(chǔ)芯片的位擴(kuò)展：64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片擴(kuò)展實(shí)現(xiàn)的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器存儲(chǔ)器進(jìn)行位擴(kuò)展時(shí)，模塊中所有芯片的進(jìn)行位擴(kuò)展時(shí)，模塊中所有芯片的地址線和控制線互連地址線和控制線互連形成整個(gè)形成整個(gè)模塊的地址線和控制線，而各芯片的模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）數(shù)據(jù)線并

14、列（位線擴(kuò)展）形形成整個(gè)模塊的數(shù)據(jù)線（成整個(gè)模塊的數(shù)據(jù)線（8bit寬度）。寬度）。 A0 A15R/WCS等效為等效為64K*8A0 A15D0 D7R/WCS1. 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展2022-4-132022-4-13存儲(chǔ)芯片的字?jǐn)U展：存儲(chǔ)芯片的字?jǐn)U展：用用8K8bit的芯片擴(kuò)展實(shí)現(xiàn)的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器存儲(chǔ)器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8譯譯碼碼器器Y0Y1Y7A13 A14 A15 進(jìn)行字?jǐn)U展時(shí)，模塊中所有芯片的進(jìn)行字?jǐn)U展時(shí)，模塊中所有

15、芯片的地址線、控制線和數(shù)據(jù)地址線、控制線和數(shù)據(jù)線互連線互連形成整個(gè)模塊的低位地址線、控制線和數(shù)據(jù)線形成整個(gè)模塊的低位地址線、控制線和數(shù)據(jù)線 ， CPU的的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對(duì)各個(gè)芯片的選擇高位地址線（擴(kuò)展的字線）被用來譯碼以形成對(duì)各個(gè)芯片的選擇線線 片選線片選線 。 A0 A12R/W64K*8A0 A15D0 D7R/WCS等效為等效為2022-4-132022-4-132. 存儲(chǔ)器模塊設(shè)計(jì)存儲(chǔ)器模塊設(shè)計(jì)q確定芯片確定芯片型號(hào)及數(shù)量型號(hào)及數(shù)量 根據(jù)容量、速度、價(jià)格、功耗等要求，確定芯片根據(jù)容量、速度、價(jià)格、功耗等要求，確定芯片的具體型號(hào)和數(shù)量。如考慮選用的具體型號(hào)和數(shù)量

16、。如考慮選用SRAM還是還是DRAM，是否需要，是否需要E2PROM、FLASH等等。等等。思考：思考：若要求若要求擴(kuò)展擴(kuò)展64K容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？ 64K 1的芯片數(shù)量的芯片數(shù)量N=(64K 8)/(64K 1)=1 8片片;需位擴(kuò)展需位擴(kuò)展 8K 8的芯片數(shù)量的芯片數(shù)量N=(64K 8)/(8K 8)=8 1片；片；需字?jǐn)U展需字?jǐn)U展 16K 4的芯片數(shù)量的芯片數(shù)量N=(64K 8)/(16K 4)=4 2片；片；需字位擴(kuò)展需字位擴(kuò)展芯片的芯片的種類和數(shù)量種類和數(shù)量應(yīng)越少越好；在芯片數(shù)量相同的情應(yīng)越少越好；在芯片數(shù)量相同的情況下應(yīng)考慮總線的況

17、下應(yīng)考慮總線的負(fù)載能力負(fù)載能力和系統(tǒng)連接的和系統(tǒng)連接的復(fù)雜性。復(fù)雜性。從總線負(fù)載和系統(tǒng)連接來看，第二種選擇最好。從總線負(fù)載和系統(tǒng)連接來看，第二種選擇最好。2022-4-132022-4-13存儲(chǔ)器模塊設(shè)計(jì)存儲(chǔ)器模塊設(shè)計(jì)q內(nèi)存地址空間的分配內(nèi)存地址空間的分配 在在PC機(jī)中，大部分存儲(chǔ)區(qū)域已被系統(tǒng)使用或被機(jī)中，大部分存儲(chǔ)區(qū)域已被系統(tǒng)使用或被系統(tǒng)保留，用戶擴(kuò)展存儲(chǔ)器可選擇的地址范圍一系統(tǒng)保留，用戶擴(kuò)展存儲(chǔ)器可選擇的地址范圍一般落在般落在0C0000H 0DFFFFH范圍內(nèi)。當(dāng)然，實(shí)范圍內(nèi)。當(dāng)然，實(shí)際設(shè)計(jì)時(shí)，還需要考慮系統(tǒng)的具體配置，以及是際設(shè)計(jì)時(shí)，還需要考慮系統(tǒng)的具體配置，以及是否需要設(shè)置選擇開關(guān)來

18、在改變擴(kuò)展存儲(chǔ)器的地址否需要設(shè)置選擇開關(guān)來在改變擴(kuò)展存儲(chǔ)器的地址范圍。范圍。 用戶擴(kuò)展用戶擴(kuò)展存儲(chǔ)器地址空間存儲(chǔ)器地址空間的范圍決定了存儲(chǔ)芯片的范圍決定了存儲(chǔ)芯片的的片選信號(hào)片選信號(hào)的實(shí)現(xiàn)方式。的實(shí)現(xiàn)方式。2022-4-132022-4-13存儲(chǔ)器模塊設(shè)計(jì)存儲(chǔ)器模塊設(shè)計(jì)另外，如果系統(tǒng)中數(shù)據(jù)總線的寬度大于另外，如果系統(tǒng)中數(shù)據(jù)總線的寬度大于8bit，如，如8086微處理器系統(tǒng)，為了能同時(shí)進(jìn)行微處理器系統(tǒng)，為了能同時(shí)進(jìn)行8位和位和16位操作，位操作，還應(yīng)該設(shè)計(jì)還應(yīng)該設(shè)計(jì)高位庫和低位庫高位庫和低位庫。 即根據(jù)選定存儲(chǔ)芯片的特點(diǎn)確定其即根據(jù)選定存儲(chǔ)芯片的特點(diǎn)確定其字位擴(kuò)展方式字位擴(kuò)展方式：通常各存儲(chǔ)芯片

19、上的通常各存儲(chǔ)芯片上的地址線及讀寫控制線均互連地址線及讀寫控制線均互連，而，而數(shù)據(jù)線和片選線數(shù)據(jù)線和片選線的連接方式需根據(jù)具體情況確定。的連接方式需根據(jù)具體情況確定。設(shè)計(jì)較大容量存儲(chǔ)器時(shí)宜選用容量為設(shè)計(jì)較大容量存儲(chǔ)器時(shí)宜選用容量為N1的存儲(chǔ)的存儲(chǔ)芯片芯片進(jìn)行位擴(kuò)展進(jìn)行位擴(kuò)展，而，而不選用字?jǐn)U展不選用字?jǐn)U展，為什么？，為什么？2022-4-132022-4-13存儲(chǔ)器模塊設(shè)計(jì)存儲(chǔ)器模塊設(shè)計(jì)地址總線的地址總線的低位地址線低位地址線直接與各存儲(chǔ)芯片的地址線連接。所直接與各存儲(chǔ)芯片的地址線連接。所需需低位地址線的數(shù)目低位地址線的數(shù)目N與存儲(chǔ)芯片容量與存儲(chǔ)芯片容量L的關(guān)系：的關(guān)系：L2N。片選信號(hào)可以采

20、用片選信號(hào)可以采用線譯碼、部分譯碼和全譯碼線譯碼、部分譯碼和全譯碼等三種方等三種方式（或三種方式的組合）來實(shí)現(xiàn)。式（或三種方式的組合）來實(shí)現(xiàn)。 線譯碼線譯碼 部分譯碼部分譯碼 全譯碼全譯碼每組芯片使用一根地址線作片選；每組芯片使用一根地址線作片選；只有部分高位地址線參與譯碼形成片選信號(hào)；只有部分高位地址線參與譯碼形成片選信號(hào)；全部高位地址線都參與譯碼形成片選信號(hào)；全部高位地址線都參與譯碼形成片選信號(hào)；地址信號(hào)不完全確地址信號(hào)不完全確定，所以存在地址定，所以存在地址重疊問題，浪費(fèi)尋重疊問題，浪費(fèi)尋址空間，并可能導(dǎo)址空間，并可能導(dǎo)致誤操作；致誤操作；地址總線余下的地址總線余下的高位地址線高位地址線

21、經(jīng)譯碼后，做各存儲(chǔ)芯片的經(jīng)譯碼后，做各存儲(chǔ)芯片的片選片選。通常通常M/IO信號(hào)也參與片選譯碼信號(hào)也參與片選譯碼2022-4-132022-4-13例例設(shè)某系統(tǒng)地址總線寬度為設(shè)某系統(tǒng)地址總線寬度為20bit，數(shù)據(jù)總線寬度為，數(shù)據(jù)總線寬度為8bit。現(xiàn)采用現(xiàn)采用8K8芯片實(shí)現(xiàn)32KB擴(kuò)展存儲(chǔ)器，要求其擴(kuò)展存儲(chǔ)器，要求其地址從地址從0C0000H 開始開始，試畫出該擴(kuò)展存儲(chǔ)器與系統(tǒng)三總線的試畫出該擴(kuò)展存儲(chǔ)器與系統(tǒng)三總線的連接方式。連接方式。擴(kuò)展存儲(chǔ)器共需要擴(kuò)展存儲(chǔ)器共需要8K 8的的存儲(chǔ)芯片數(shù)量存儲(chǔ)芯片數(shù)量N(32K 8)/ (8K 8)=4 1片片數(shù)據(jù)線數(shù)據(jù)線：不要位擴(kuò)展，芯片數(shù)據(jù)線互連后與系統(tǒng)數(shù)

22、據(jù)線連接：不要位擴(kuò)展，芯片數(shù)據(jù)線互連后與系統(tǒng)數(shù)據(jù)線連接讀寫控制線讀寫控制線：所有芯片的讀：所有芯片的讀/寫線分別互連后與系統(tǒng)相連寫線分別互連后與系統(tǒng)相連低位地址線低位地址線：8K容量的存儲(chǔ)芯片需要容量的存儲(chǔ)芯片需要13根地址線進(jìn)行字選，所根地址線進(jìn)行字選，所有芯片地址線互連后與系統(tǒng)的低有芯片地址線互連后與系統(tǒng)的低13位地址線（位地址線（A0A12）連接；）連接；高位地址線高位地址線：剩余的：剩余的7根系統(tǒng)地址線（根系統(tǒng)地址線（A13 A19）可用于產(chǎn)生所）可用于產(chǎn)生所需的需的4根片選線；根片選線；2022-4-132022-4-13（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBC

23、S1111A13A14A16A15A0A12線選結(jié)構(gòu)示意圖線選結(jié)構(gòu)示意圖線選法線選法 當(dāng)存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而當(dāng)存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而CPUCPU尋址尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量時(shí)，可用高位地址線直接作為存儲(chǔ)芯空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量時(shí)，可用高位地址線直接作為存儲(chǔ)芯片的片選信號(hào)，片的片選信號(hào)，每一根地址線選通一塊芯片，這種方法稱為選每一根地址線選通一塊芯片，這種方法稱為選法。法。2022-4-132022-4-134個(gè)片選信號(hào)必須使用個(gè)片選信號(hào)必須使用4根地址線，電路結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是：根地址線，電路結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是：u 系統(tǒng)必須保證系統(tǒng)必須保證A16A1

24、3不能同時(shí)為有效低電平；不能同時(shí)為有效低電平；u 同部分譯碼法一樣，因?yàn)樽罡叨蔚刂沸盘?hào)（同部分譯碼法一樣，因?yàn)樽罡叨蔚刂沸盘?hào)（ A19 A15 ） 不參與譯碼，也存在地址重疊問題；不參與譯碼，也存在地址重疊問題；A13 A16A14 A15思考：試寫出各芯片占用的地址空間。思考：試寫出各芯片占用的地址空間。R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07 8KB(2)CS 8KB(1)CS 8KB(8)CS 2-4譯碼器譯碼器A0A12A13A14Y0Y1Y32022-4-132022-4-13芯片芯片A19 A15 A14A13A12 A0地址空間

25、（順序方式）地址空間（順序方式）000000000000000 1111111111111011011與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號(hào)（與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號(hào)（ A19A15 ）不參與片選譯碼，即這幾位地址信號(hào)可以為任何值。不參與片選譯碼，即這幾位地址信號(hào)可以為任何值。共占用共占用25組地組地址址00000110001111111000110001100000000H01FFFHC0000HC1FFFHF8000HF9FFFH造成造成地址地址空間空間的重的重疊疊C2000HC3FFFHC4000HC5FFFHC6000HC7FFFH2022-4-132022-

26、4-13 8KB(2)CS 8KB(1)CS 8KB(8)CS譯碼器譯碼器A0A12A13A19Y0Y1Y32022-4-132022-4-13芯芯 片片A19 A15 A14A13A12A0地址空間（順序方式）地址空間（順序方式）C0000HC1FFFHC2000HC3FFFHC4000HC5FFFHC6000HC7FFFH全譯碼方式下，系統(tǒng)的全譯碼方式下，系統(tǒng)的每一條地址線都應(yīng)該參與譯碼。每一條地址線都應(yīng)該參與譯碼。設(shè)該擴(kuò)設(shè)該擴(kuò)展存儲(chǔ)器占用展存儲(chǔ)器占用0C0000H開始開始的一段連續(xù)地址空間，則可用下表的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號(hào)與各芯片所占地址空間的關(guān)系：表示系統(tǒng)地址信

27、號(hào)與各芯片所占地址空間的關(guān)系：000000000000011111111111111100000110000111000101100011從該表中可以看出：從該表中可以看出： 低位地址線低位地址線A12A0應(yīng)直接接在存儲(chǔ)芯片上，尋址片內(nèi)應(yīng)直接接在存儲(chǔ)芯片上，尋址片內(nèi)8K單元；單元；次高位地址線次高位地址線A14A13譯碼后產(chǎn)生片選信號(hào)區(qū)分譯碼后產(chǎn)生片選信號(hào)區(qū)分4個(gè)存儲(chǔ)芯片；個(gè)存儲(chǔ)芯片；最高位地址線最高位地址線A19A15及控制信號(hào)及控制信號(hào)M/(/IO)可用作片選信號(hào)有效的可用作片選信號(hào)有效的使能控制。使能控制。2022-4-132022-4-13D0 D7A0 A128K*8D078K*8D

28、078K*8D07CS1 8K*8D07用門電路完成片選譯用門電路完成片選譯碼，電路結(jié)構(gòu)看起來比碼，電路結(jié)構(gòu)看起來比較復(fù)雜。較復(fù)雜。A19 A18 A17A16 A13 A14 A15 M/IOR/W2022-4-132022-4-13用譯碼器代替門電路用譯碼器代替門電路完成片選譯碼，電路工完成片選譯碼，電路工作穩(wěn)定，結(jié)構(gòu)簡(jiǎn)練。作穩(wěn)定，結(jié)構(gòu)簡(jiǎn)練。24譯碼器譯碼器CSR/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D072022-4-132022-4-132022-4-132022-4-132022-4-132022-4-132KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM區(qū)RAM區(qū) 地址分配圖地址分配圖 根據(jù)所采用的存儲(chǔ)芯片根據(jù)所采用的存儲(chǔ)芯片容量，可畫出地址分配圖；容量，可畫出地址分配圖；地址分配表。地址分配表。 確定譯碼方法并畫出相確定譯碼方法并畫出相應(yīng)的地址位圖。應(yīng)的地址位圖。 根據(jù)地