1、數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充數(shù)字電路邏輯設(shè)計(jì)（含補(bǔ)充內(nèi)容）far.數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充數(shù)字電路邏輯設(shè)計(jì)基本邏輯電路邏輯代數(shù)與邏輯函數(shù)組合邏輯網(wǎng)絡(luò)觸發(fā)器時(shí)序邏輯網(wǎng)絡(luò)陣列邏輯數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充數(shù)字邏輯層計(jì)算機(jī)控制器TTLMOS晶體管 1門 1寄存器 1晶體管 2外設(shè)存儲器ALU寄存器 2寄存器 N門 K門 2晶體管 T. . . . . . . . .系統(tǒng)級寄存器級門級晶體管級物理級計(jì)算機(jī)控制器TTLMOS晶體管 1門 1寄存器 1晶體管 2存儲器ALU寄存器 2寄存器 N門 K門 2晶體管 T系統(tǒng)級寄存器級門級晶體管級物理級計(jì)算機(jī)硬件系統(tǒng)層次數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充第一節(jié) 基本邏輯電路集成邏輯電路分類按組

2、成材料：雙極型集成電路、MOS型集成電路按輸入輸出信號關(guān)系：組合邏輯電路、時(shí)序邏輯電路數(shù)字系統(tǒng)的基本單元是邏輯門。早期的邏輯門是由分立元件組成的，隨著半導(dǎo)體集成電路的發(fā)展，現(xiàn)今的邏輯門均可以集成化。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充一、三極管三極管三極管特性放大特性開關(guān)特性基極（B）集電極（C）發(fā)射極（E）npn型三極管數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三極管開關(guān)特性三極管基極（B）集電極（C）發(fā)射極（E）VccGND基極高電平，三極管導(dǎo)通；基極低電平，三極管截止。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充二、邏輯門基本邏輯關(guān)系或（邏輯加）、與（邏輯乘）、非（取反）每一種基本邏輯關(guān)系都有相應(yīng)的邏輯門邏輯門是一種電路，其輸入和輸出的對應(yīng)關(guān)系符合

3、其代表的相應(yīng)的邏輯關(guān)系，邏輯門由三極管、電阻等電路元件組成，基于三極管的開關(guān)特性。F1ABFAB 1FA數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三、真值表真值表能夠說明電路所有輸入輸出關(guān)系的完備的表格。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充邏輯或或（邏輯加）：F=A+B真值表或門邏輯符號ABF000011101111F1AB數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充邏輯與與（邏輯乘）：F=A B=AB真值表與門邏輯符號ABF000010100111FAB數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充邏輯非非（取反）：F=A 真值表非門邏輯符號AF0110 1FA數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充常用邏輯關(guān)系：異或異或：F=AB+AB真值表ABF000011101110數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充其他

4、邏輯門Z=ABAB與非門 與或門 或非門與或非門Z=A+BAB1Z=AB+CDABCD1Z=AB+CDABCD1請寫出真值表數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充邏輯門的另一種圖形符號數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充四、波形圖波形圖表示邏輯電路輸入輸出關(guān)系的圖形或（邏輯加）：F=A+B ABF數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充邏輯與與（邏輯乘）：F=A BABF數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充邏輯非非（取反）：F=A AF數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充練習(xí)：畫波形圖Z=ABAB與非門 與或門 或非門與或非門Z=A+BAB1Z=AB+CDABCD1Z=AB+CDABCD1數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充五、邏輯門的物理特性以TTL“與非”門為例電流電壓參數(shù)帶載能力抗干擾能

5、力功耗傳輸延遲數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充1、電流電壓參數(shù)VOH輸出高電平：當(dāng)輸入為低電平時(shí)，輸出得到的高電平值。典型為3.6v，最小值為2.8v。VOL輸出低電平：當(dāng)輸入全部為高電平時(shí)，輸出得到的低電平值。典型為0.2v，最大值為0.35v。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充2、帶載能力TTL與非門的帶載能力用門的扇出系數(shù)N0來標(biāo)志。扇出系數(shù)N0表示一個(gè)與非門能夠驅(qū)動的同類門的最大數(shù)目，一般大于等于8，10左右。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充3、抗干擾能力噪聲容限：在保證邏輯門完成正常邏輯功能的前提下，邏輯門輸入端能夠承受的最大干擾電壓值。由于輸入端可能處在高電平或低電平兩種情況，因此噪聲容限分為兩種：低電平噪聲容限：0.

6、7v高電平噪聲容限：1.8v數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充抗干擾能力（續(xù)）動態(tài)尖峰電流三極管導(dǎo)通速度和截至速度不一致，這導(dǎo)致了在TTL與非門在狀態(tài)切換時(shí)會出現(xiàn)一個(gè)很大的瞬態(tài)電流，這稱為動態(tài)尖峰電流。動態(tài)尖峰電流造成的影響使電源平均電流增加，增大電源功耗尖峰電流形成干擾源數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充4、功耗功耗是電路的重要技術(shù)指標(biāo)之一，它是由電壓和電流的乘積來決定。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充5、傳輸延遲理想情況下，TTL與非門的輸出會立刻按照邏輯關(guān)系響應(yīng)輸入信號的變化，但是實(shí)際上輸出的變化總是滯后于輸入變化。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充傳輸延遲（續(xù)）平均傳輸延時(shí)：平均傳輸延時(shí)tpd=(導(dǎo)通延時(shí)+截至延時(shí))/2平均傳輸延時(shí)越小說

7、明電路速度越快數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充第二節(jié) 邏輯代數(shù)與邏輯函數(shù)邏輯代數(shù)又稱布爾代數(shù)，由十九世紀(jì)英國數(shù)學(xué)家George boole創(chuàng)立，是數(shù)字電路（開關(guān)電路）的數(shù)學(xué)基礎(chǔ)，又稱為開關(guān)代數(shù)。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充一、基本概念邏輯變量：邏輯代數(shù)與普通代數(shù)一樣，用字母a、b、c、d表示變量，這稱為邏輯變量。邏輯變量的取值只有0和1兩種可能性。邏輯函數(shù)：由邏輯變量a、b、c、d和算子“.”、“+”、“-”等符號，以及括號、等號等構(gòu)成的表達(dá)式。函數(shù)是隨著變量的變化而變化的因變量。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充二、公理、定理和常用公式公理：1=00=111=10+0=010=01=00+1=1+0=100=01+1=1如A

8、不為0，則必為1如A不為1，則必為0數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充定理交換律：A+B=B+AAB=BA結(jié)合律：A+(B+C)=(A+B)+CA(BC)=(AB)C 分配律：A+BC=(A+B)(A+C) A(B+C)=AB+AC互補(bǔ)律：A+A=1AA=0 0-1律：1+A=1 0A=0自等律：0+A=A1A=A 反演律：A+B=ABAB=A+B重疊律：A+A=AAA=A 還原律：A=A數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充公式公式一（吸收律）：A+AB=A公式二：AB+AB=A公式三：A+AB=A+B公式四（包含律）：AB+AC+BC=AB+AC 公式四推論： AB+AC+BCD=AB+AC公式五：AB+AB=AB+AB

9、數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充關(guān)于異或運(yùn)行的一些公式異或：F=A B 即 F=AB+AB異或非（同）： F=A B 即 F=AB+AB即F=A B 交換律：A B=B A結(jié)合律：(A B) C =A (B C)分配律：A(B C) =A B AC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充關(guān)于異或運(yùn)行的一些公式（續(xù)）與常量有關(guān)的異或：A 1=AA 0=AA A=0A A=1多變量異或運(yùn)算中，如果變量為1的個(gè)數(shù)是奇數(shù)，那么異或的運(yùn)算結(jié)果是1，如果是偶數(shù)，那么結(jié)果是0數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三、邏輯函數(shù)的公式化簡邏輯函數(shù)化簡的意義通常同一個(gè)邏輯關(guān)系可以用多種不同的邏輯表達(dá)式來表達(dá)，每一種對應(yīng)不同的邏輯電路，表達(dá)式越復(fù)雜，邏輯電路就越復(fù)

10、雜，我們希望電路越簡單越好，因此需要對邏輯函數(shù)進(jìn)行化簡。例如：F=AB+AC =AB+AC+BC =ABC+ABC+ABC+ABC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充邏輯函數(shù)化簡標(biāo)準(zhǔn)和方法化簡的標(biāo)準(zhǔn)化簡后的邏輯表達(dá)式含有的“或”項(xiàng)最少，每一個(gè)“或”項(xiàng)中含有的“與”項(xiàng)最少。化簡的方法公式法：利用布爾代數(shù)的基本公式和規(guī)則進(jìn)行化簡的方法卡諾圖法：借助于卡諾圖的一種幾何化簡法數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充1、公式法化簡舉例 F=AB+AC+BCD數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充公式法化簡舉例 F=AB+AC+BCD解：F=(AB+AC+BC) +BCD 包含率數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充公式法化簡舉例 F=AB+AC+BCD解：F=(AB+AC+

11、BC) +BCD 包含率F=(AB+AC)+(BC +BCD) 結(jié)合率數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充公式法化簡舉例 F=AB+AC+BCD解：F=(AB+AC+BC) +BCD 包含率F=(AB+AC)+(BC +BCD) 結(jié)合率F=(AB+AC)+BC 吸收率數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充公式法化簡舉例 F=AB+AC+BCD解：F=(AB+AC+BC) +BCD 包含率F=(AB+AC)+(BC +BCD) 結(jié)合率F=(AB+AC)+BC 吸收率F=(AB+AC) 包含率數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例2AB+AC+ADE+CD數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例2AB+AC+ADE+CD解：= AB+（AC+CD）+ADE數(shù)字

12、電路邏輯設(shè)計(jì)補(bǔ)充舉例2AB+AC+ADE+CD解：= AB+（AC+CD）+ADE= AB+（AC+CD+AD）+ADE數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例2AB+AC+ADE+CD解：= AB+（AC+CD）+ADE= AB+（AC+CD+AD）+ADE= AB+（AC+CD）+（AD+ADE）數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例2AB+AC+ADE+CD解：= AB+（AC+CD）+ADE= AB+（AC+CD+AD）+ADE= AB+（AC+CD）+（AD+ADE）= AB+（AC+CD）+AD數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例2AB+AC+ADE+CD解：= AB+（AC+CD）+ADE= AB+（AC+CD+AD）+

13、ADE= AB+（AC+CD）+（AD+ADE）= AB+（AC+CD）+AD= AB+AC+CD數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充例3AB+BC+BC+AB數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充例3AB+BC+BC+AB解：= AB+BC+BC（A+A）+AB（C+C）數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充例3AB+BC+BC+AB解：= AB+BC+BC（A+A）+AB（C+C）= AB+BC+ABC+ABC+ABC+ABC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充例3AB+BC+BC+AB解：= AB+BC+BC（A+A）+AB（C+C）= AB+BC+ABC+ABC+ABC+ABC= AB+BC+ABC+ABC+ABC+ABC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充例3AB+

14、BC+BC+AB解：= AB+BC+BC（A+A）+AB（C+C）= AB+BC+ABC+ABC+ABC+ABC= AB+BC+ABC+ABC+ABC+ABC= AB+BC+AC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充結(jié)論公式法化簡邏輯函數(shù)需要應(yīng)用多個(gè)公式何時(shí)化為最簡需要依靠經(jīng)驗(yàn)來判斷化簡結(jié)果不唯一數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充2、最小項(xiàng)最小項(xiàng)：由全部變量或者其反變量形成的邏輯乘積項(xiàng)稱為最小項(xiàng)，任何函數(shù)都可展開為若干個(gè)最小項(xiàng)之和。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充最小項(xiàng) 兩變量函數(shù)F(A,B)，最小項(xiàng)為：AB、AB、AB、AB 三變量函數(shù)F(A,B,C)，最小項(xiàng)為：ABC、ABC、ABC、ABC、ABC、ABC、ABC、ABC22個(gè)23

15、個(gè)數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充最小項(xiàng)特點(diǎn)以三變量為例：每個(gè)乘積項(xiàng)都有三個(gè)因子。每一個(gè)變量都是它的一個(gè)因子。每個(gè)變量以原變量或者反變量形式出現(xiàn)，且只出現(xiàn)一次。上述八個(gè)乘積項(xiàng)稱作三變量A、B、C的最小項(xiàng)，也叫做標(biāo)準(zhǔn)乘積項(xiàng)或標(biāo)準(zhǔn)積。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充最小項(xiàng)的性質(zhì) 以兩變量為例，作真值表 對任意一個(gè)最小項(xiàng)，只有一組變量的取值使其為1。 對變量的任一組值，任意兩個(gè)最小項(xiàng)之積為0。1. 對變量的任一組取值，最小項(xiàng)之和為110001 101001 000100 100010 0ABABABABA B 數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充最小項(xiàng)的簡化表示 用符號mi表示最小項(xiàng)，其中i的取值為使最小項(xiàng)值為1對應(yīng)的變量組取值的十進(jìn)制等

16、效值。 例如AB對應(yīng)為m310001 101001 000100 100010 0ABABABABA B m0 m1 m2 m3數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充3、構(gòu)造函數(shù)標(biāo)準(zhǔn)表達(dá)式從功能描述或真值表求函數(shù)標(biāo)準(zhǔn)表達(dá)式（功能描述）-真值表-表達(dá)式-化簡-電路實(shí)現(xiàn)步驟：觀察真值表，找到F=1的行由F=1的行寫出對應(yīng)的最小項(xiàng)將得到的最小項(xiàng)“或”起來數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例：表決電路設(shè)計(jì)三人表決電路如有兩票或兩票以上同意（真），則通過表決（結(jié)果為真），否則不通過。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例：表決電路根據(jù)功能描述建立真值表A B CF0 0 000 0 100 1 0 00 1 1 11 0 0 01 0 1 11

17、1 0 11 1 1 1數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例：表決電路根據(jù)功能描述建立真值表找到F=1的行：3、5、6、7分析：滿足輸出為真的條件是其中的四行，只要這四個(gè)條件滿足任意一個(gè)均可。所以函數(shù)可寫作這四個(gè)最小項(xiàng)“或”的形式。A B CF0 0 000 0 100 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例：表決電路根據(jù)功能描述建立真值表找到F=1的行：3、5、6、7將對應(yīng)的最小項(xiàng)或起來m3+m5+m6+m7=(3,5,6,7)A B CF0 0 000 0 100 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1

18、 1 1數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充舉例：表決電路根據(jù)功能描述建立真值表找到F=1的行：3、5、6、7將對應(yīng)的最小項(xiàng)“或”起來m3+m5+m6+m7=(3,5,6,7)即：F=ABC+ABC+ABC+ABC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充4、卡諾圖化簡邏輯函數(shù)卡諾圖：用兩維圖的形式來表示真值表。A B CF0 0 000 0 100 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 111100100BC 00 01 11 10A01數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充卡諾圖化簡步驟步驟：按照變量個(gè)數(shù)畫出表格按照函數(shù)給每個(gè)方格添0或1圈起數(shù)值為1的邏輯相鄰的方格（合并最小項(xiàng)）直到圈完所有的1，可以重復(fù)

19、圈。得到最簡函數(shù)形式（結(jié)果不唯一）數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充卡諾圖化簡舉例oF=AB+AB+AC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充卡諾圖化簡舉例oF=AB+AB+AC按照變量個(gè)數(shù)畫出表格BC 00 01 11 10A01邏輯相鄰：相鄰方格只可以有一位數(shù)字不同數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充卡諾圖化簡舉例oF=AB+AB+AC按照變量個(gè)數(shù)畫出表格按照函數(shù)給每個(gè)方格添0或100110111BC 00 01 11 10A01原變量尋找1，反變量尋找0數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充卡諾圖化簡舉例oF=AB+AB+AC按照變量個(gè)數(shù)畫出表格按照函數(shù)給每個(gè)方格添0或1圈起數(shù)值為1的邏輯相鄰的方格11101100BC 00 01 11 10A01圈起

20、值為1的方格數(shù)目要盡可能多，而且要能形成矩形，且必須是2的整數(shù)次冪個(gè)，同一方格可多次圈起，所有方格不能有遺漏數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充卡諾圖化簡舉例oF=AB+AB+AC按照變量個(gè)數(shù)畫出表格按照函數(shù)給每個(gè)方格添0或1圈起邏輯相鄰的方格得到最簡的函數(shù)形式11101100BC 00 01 11 10A01最終結(jié)果：F=B+AC留下不變量，去掉變化量數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充練習(xí)oF=ACD+ABC+ABD+BCD+AC+BCD+ABDoF=ABCD+ABCD+ABCD+ABCD+ABCD+ ABCD+ABCD+ABCD+ABCD數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充練習(xí)F(A, B,C ,D)=(2,3,12,13,14,15

21、)F=XYZ+XYZ+XYZ+XYZF=XZ+WXY+W(XY+XY)數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充代數(shù)法和卡諾圖法化簡的比較代數(shù)法代數(shù)法 VS 卡諾圖法卡諾圖法 技巧性強(qiáng)技巧性強(qiáng)是否最簡結(jié)果難判斷是否最簡結(jié)果難判斷定能得到最簡結(jié)果定能得到最簡結(jié)果只適用于變量較少時(shí)只適用于變量較少時(shí)數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充以下幾者等價(jià)邏輯電路真值表邏輯函數(shù)卡諾圖完整的波形圖數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充第三節(jié) 組合邏輯網(wǎng)絡(luò)組合電路特點(diǎn)組合邏輯電路分析組合邏輯電路設(shè)計(jì)典型組合邏輯電路數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充一、組合邏輯網(wǎng)絡(luò)特點(diǎn)任一時(shí)刻輸出信號的穩(wěn)態(tài)值，僅取決于該時(shí)刻的輸入信號，而與輸入信號作用之前電路所處的狀態(tài)無關(guān)。從電路結(jié)構(gòu)上看，組合網(wǎng)

22、絡(luò)由邏輯門組成，無記憶元件，輸入輸出之間無反饋。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充組合邏輯網(wǎng)絡(luò)輸入輸出關(guān)系圖z1f1(x1, x2, . xn)z2f2(x1, x2, . xn)z3f3(x1, x2, . xn)X1X2Xn組合網(wǎng)絡(luò)Z1Z2Zm數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充二、組合邏輯網(wǎng)絡(luò)的分析方法組合網(wǎng)絡(luò)分析步驟 用文字或符號標(biāo)出各門的輸入輸出端 從輸入端到輸出端逐級的寫出輸出到輸入的函數(shù)表達(dá)式，然后得到輸入變量表示的輸出函數(shù)邏輯表達(dá)式。1. 列出真值表。將輸入變量的各可能取值代入邏輯表達(dá)式，求出輸出變量值，列出真值表。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充組合網(wǎng)絡(luò)分析舉例ABC+ABCABABAB+T1T2T3F1F2數(shù)字電路

23、邏輯設(shè)計(jì)補(bǔ)充三、組合邏輯網(wǎng)絡(luò)的設(shè)計(jì)方法組合網(wǎng)絡(luò)設(shè)計(jì)步驟 分析設(shè)計(jì)要求，確定輸入量、輸出量 列出真值表 求得邏輯表達(dá)式，并化簡1. 畫邏輯圖數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充組合邏輯網(wǎng)絡(luò)設(shè)計(jì)舉例1表決電路 功能詳細(xì)分析 列出真值表 求得邏輯表達(dá)式，并化簡（卡諾圖） 畫出邏輯電路圖（標(biāo)準(zhǔn)畫法）F=ABC+ABC+ABC+ABC=AC+BC+AB0010011100 01 11 1001ABC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充組合邏輯網(wǎng)絡(luò)設(shè)計(jì)舉例283二進(jìn)制編碼器設(shè)計(jì)用n位二進(jìn)制代碼對2n個(gè)信號進(jìn)行編碼的電路稱為二進(jìn)制編碼器。對于某一給定時(shí)刻，編碼器只有一個(gè)輸入信號有效，輸出為對此有效信號的二進(jìn)制編碼。二進(jìn)制編碼器D0D1D7

24、ABC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充83二進(jìn)制編碼器設(shè)計(jì)2（續(xù)）分析： 輸入：D0D7 輸出：A、B、C 假設(shè)輸入高電平有效二進(jìn)制編碼器D0D1D7ABC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充83二進(jìn)制編碼器設(shè)計(jì)2（續(xù)）真值表：二進(jìn)制編碼器D0D1D7ABC輸入 輸出A B CD0000D1001D2010D3011D4100D5101D6110D7111數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充83二進(jìn)制編碼器設(shè)計(jì)2（續(xù)）邏輯表達(dá)式A=D4+D5+D6+D7B=D2+D3+D6+D7C=D1+D3+D5+D7輸入 輸出A B CD0000D1001D2010D3011D4100D5101D6110D7111數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充83二進(jìn)制編碼

25、器設(shè)計(jì)2（續(xù)）邏輯電路實(shí)現(xiàn)A=D4+D5+D6+D7B=D2+D3+D6+D7C=D1+D3+D5+D7AD0 D1D2 D3 D4D5D6 D7BC數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充83二進(jìn)制編碼器設(shè)計(jì)2（續(xù)）邏輯電路實(shí)現(xiàn)A=D4+D5+D6+D7B=D2+D3+D6+D7C=D1+D3+D5+D7AD0 D1D2 D3 D4D5D6 D7BC0 0 1 0 0 0 0 00 0 0 0 0 0 1 0測試數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充四、典型組合邏輯電路三態(tài)門可控原、反碼輸出電路比較器奇偶檢測電路o加法器加法器o算術(shù)邏輯單元算術(shù)邏輯單元o譯碼器譯碼器o數(shù)據(jù)選擇器數(shù)據(jù)選擇器o數(shù)據(jù)分配器數(shù)據(jù)分配器數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充

26、1、三態(tài)門三態(tài)門：輸出具有“1”態(tài)、“0”態(tài)、“高阻”態(tài)的電路元件，稱為三態(tài)門。YAGY=GZ+GAZ1A0YGYAGY=GZ+GAZ0A1YG數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三態(tài)門的時(shí)序圖在時(shí)序圖上經(jīng)常用“不高不低”的“中間線”來表示高阻態(tài)。實(shí)際電路有各種延遲 數(shù)據(jù)輸入到輸出的上升延遲和下降延遲tpHL數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三態(tài)門的延遲G負(fù)跳變到來時(shí)，輸入為1時(shí)，電路輸出從高阻到邏輯0態(tài)，以及從邏輯0態(tài)到高阻態(tài)的延遲。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三態(tài)門的延遲（續(xù)）G負(fù)跳變到來時(shí)，輸入為0時(shí)，電路輸出從高阻到邏輯1態(tài)，以及從邏輯1態(tài)到高阻態(tài)的延遲。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三態(tài)門的應(yīng)用1若干三態(tài)門共同驅(qū)動總線tpLZ、t

27、pHZ小于tpZL和tpZHAGBGCG數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三態(tài)門的應(yīng)用2雙向總線數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充三態(tài)門的應(yīng)用3用三態(tài)門控制多個(gè)設(shè)備（圖2.6）三態(tài)門處于高阻時(shí)，其輸入也是高阻的，輸入端于前一級“脫開”，因此不會影響其他電路的帶載。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充2、可控原、反碼輸出電路異或門的特性： 與1異或相當(dāng)于取反 與0異或數(shù)據(jù)不變 圖2.8ABF000011101110+控制端數(shù)據(jù)端輸出端數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充3、比較器數(shù)碼Ai，Bi加在異或門的輸入端，如果Ai與Bi相等，由異或邏輯真值表可知，異或門輸出為0，利用這一關(guān)系可以設(shè)計(jì)比較器，用來比較兩個(gè)數(shù)是否相等。圖2.9數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充題目設(shè)

28、計(jì)電路，比較兩個(gè)兩位二進(jìn)制數(shù)的大小（A=A0A1，B=B0B1），如果A=B，電路輸出值為1，否則為0，畫出邏輯電路圖。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充4、奇偶校驗(yàn)p實(shí)現(xiàn)方法p奇校驗(yàn)：填校驗(yàn)位后 1的個(gè)數(shù)是奇數(shù)p偶校驗(yàn): 填校驗(yàn)位后 1的個(gè)數(shù)是偶數(shù)0X1 X2 Xn1 XnX校驗(yàn)位數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充奇偶校驗(yàn)特點(diǎn)p簡單易行，用于并行數(shù)據(jù)的校驗(yàn)：p存儲器讀寫檢測，ASCII字符傳送檢查；p只能發(fā)現(xiàn)1位錯(cuò)誤，不能發(fā)現(xiàn)偶數(shù)個(gè)誤碼；p不能指示出錯(cuò)位置，無糾錯(cuò)能力。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充奇偶校驗(yàn)位的形成及校驗(yàn) 奇校驗(yàn)位生成 1 2 n 只有當(dāng)中包含有奇數(shù)個(gè)1時(shí)C0 偶校驗(yàn)位生成 1 2 n 中包含偶數(shù)個(gè)1時(shí)C0。 校

29、驗(yàn)時(shí)(使用下頁電路)，若F1,則收到信息有錯(cuò). F1 n-1 C數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充 0 1 0 1 0 1 0 0 1 1 1 00 11101數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充分組奇偶校驗(yàn)碼縱橫都加校驗(yàn)奇偶校驗(yàn)位的編碼系統(tǒng)：n個(gè)信息的一個(gè)分組排列成矩形式樣，并以橫向奇偶（HP）及縱向奇偶（VP）的形式編出奇偶校驗(yàn)位數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充01數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充5、加法器一位半加器一位全加器n位加法器超前進(jìn)位加法器數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充A、一位半加器實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的電路，稱為半加器。半加器有兩個(gè)輸入端（被加數(shù)和加數(shù)），兩個(gè)輸出端（和與進(jìn)位）ABSC0000011010101101數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充

30、半加器邏輯表達(dá)式半加器的邏輯表達(dá)式如下S=A BC=AB用一個(gè)異或門和一個(gè)與門即可實(shí)現(xiàn)半加器。ABSC0000011010101101數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充半加器“和”的邏輯電路數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充B、一位全加器當(dāng)多位二進(jìn)制數(shù)據(jù)相加時(shí)，對每一位而言，除了有被加數(shù)和加數(shù)之外，還有從低位送來的進(jìn)位，考慮到進(jìn)位的加法器稱為全加器。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充全加器真值表ABCiSi Co0000000110010100110110010101011100111111數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充全加器邏輯表達(dá)式ABCiS Co0000 00011 00101 00110 11001 01010 11100 11111

31、1邏輯表達(dá)式S=ABCi+ABCi+ABCi+ABCiCo=ABCi+ABCi+ABCi+ABCi化簡S=A B CC=AB+BCi+ACi數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充全加器電路的實(shí)現(xiàn)S=A B C Co=AB+BCi+ACi數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充全加器的另一種實(shí)現(xiàn)電路Fn=Xn Yn Cn+Cn=XnCn-1+YnCn-1+XnYnXnYnCn-1XnYnCn-1XnCn-1Cn-1XnYnYnFnCn數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充C、n位串行加法器多位二進(jìn)制數(shù)據(jù)的加法可用多個(gè)全加器來完成，參加運(yùn)算的兩組數(shù)據(jù)并行加入，進(jìn)位信號串行傳遞，稱為n位串行加法器，或并聯(lián)加法器。數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充n位串行加法器的缺點(diǎn)多

32、位二進(jìn)制數(shù)據(jù)的加法可用多個(gè)全加器來完成，參加運(yùn)算的兩組數(shù)據(jù)并行加入，進(jìn)位信號串行傳遞，稱為n位串行加法器，或并聯(lián)加法器。 缺點(diǎn)：速度慢 數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充超前進(jìn)位產(chǎn)生電路：根據(jù)各個(gè)進(jìn)位的形成條件來實(shí)現(xiàn)。C1形成的條件：X1，Y1均為1X1，Y1任一為1，同時(shí)C0為1C1=X1Y1+(X1+Y1)C0n位串行加法器分析數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充超前進(jìn)位產(chǎn)生電路時(shí)根據(jù)各個(gè)進(jìn)位的形成條件來實(shí)現(xiàn)的。C2形成的條件： C1為1X2，Y2均為1X2，Y2任一為1， X1，Y1均為1X2，Y2任一為1， X1，Y1任一為1，同時(shí)C0為1C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1) C0n

33、位串行加法器分析數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充超前進(jìn)位產(chǎn)生電路時(shí)根據(jù)各個(gè)進(jìn)位的形成條件來實(shí)現(xiàn)的。C3形成的條件：C4形成的條件：n位串行加法器分析數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充令Pi=Xi+Yi, Gi=XiYi 則可化簡為：同理C3、C4做同樣化簡C1=X1Y1+(X1+Y1)C0C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1) C0C1= G1+P1C0C2= G2+P2G1+P2P1C0n位串行加法器分析數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充進(jìn)一步化簡：C1= G1+P1C0 = P1+G1C0C2= G2+P2G1+P2P1C0 = P2+G2P1+G1G2C0同理C3、C4做同樣變化，用Pi、Gi的反

34、變量來表示n位串行加法器分析數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充D、超前進(jìn)位加法器 四位超前進(jìn)位加法器同時(shí)形成各位進(jìn)位實(shí)行快速加法C1= G1+P1C0 = P1+G1C0 C2= G2+P2G1+P2P1C0 = P2+G2P1+G1G2C0數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充ALU - 進(jìn)行多種算術(shù)運(yùn)算和邏輯運(yùn)算基本邏輯結(jié)構(gòu)是超前進(jìn)位加法器SN74181基本原理 M: 狀態(tài)控制端 S0S3 : 運(yùn)算選擇控制端 A3A0 : 參加運(yùn)算的兩個(gè)數(shù) B3B0: Cn : 最低位進(jìn)位輸入 F3F0 : 運(yùn)算結(jié)果6、算術(shù)邏輯單元數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充圖圖2.9 四位四位ALU功能表功能表S3S2S1S0正正 邏邏 輯輯M=H邏輯運(yùn)算邏

35、輯運(yùn)算M=L 算術(shù)運(yùn)算算術(shù)運(yùn)算Cn=1Cn=0LLLLAAA+1LLLHA+BA+B(A+B)加1LLHLABA+B(A+B)加1LLHH“0”減1“0”LHLLABA加(AB)A加(AB)加1LHLHB(AB)加(A+B)(AB)加(A+B)加1LHHLA BA減B減1A減BLHHHAB(AB)減1AB加：算術(shù)加 ； +：邏輯加數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充圖2.12 16位快速ALU圖2.10 用4片ALU構(gòu)成的16位ALU數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充p 基本功能:是把輸入代碼譯成相應(yīng)的控制電位p n個(gè)輸入變量，小于等于2n個(gè)輸出 2 - 4譯碼器、3 - 8譯碼器

36、4 -16譯碼器7、譯碼器數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充例：3-8譯碼器 輸 入 輸 出C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y000001111 00110011 01010101 11111110 11111101 11110111 11101111 11011111 10111111 01111111 Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA74LS138數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充圖2.14 兩塊三輸入變量譯碼器擴(kuò)展成四輸入譯碼器譯碼器擴(kuò)展 數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充題目：顯示譯碼器設(shè)計(jì)七段式二極管共陰共陽顯示譯碼電路設(shè)計(jì)abcdefghA B C D數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充8、數(shù)據(jù)

37、選擇器（多路開關(guān)）功能：在選擇信號的作用下，從多個(gè)輸入通道中選擇某一個(gè)通道的數(shù)據(jù)作為輸出。例: 四通道選一數(shù)據(jù)選擇器D0D1D2D3S1S0Y 地址 輸出 S1 S0 Y0 0 D00 1 D11 0 D21 1 D3數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充雙4選1多路開關(guān)數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充8選1多路開關(guān)圖2.22：由兩片4選1芯片構(gòu)成8選1多路開關(guān)數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充功能：將一路數(shù)據(jù)分配到多路裝置中指定的某一路中。SW0W1W2W3DS1S2S0 S1 D W0 0 D W0=D0 1 D W1=D 1 0 D W2=D1 1 D W3=D9、數(shù)據(jù)分配器例 四路數(shù)據(jù)分配器數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充常見集成電路舉例p

38、3-8譯碼器p74138p74L138p74LS138p74H138p74HC13812345678161514131211109數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充第四節(jié) 觸發(fā)器觸發(fā)器的概念觸發(fā)器舉例觸發(fā)器的開關(guān)特性數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充一、觸發(fā)器的概念觸發(fā)器是能夠長期保持一個(gè)二進(jìn)制狀態(tài)（只要不斷電），直到輸入信號引導(dǎo)它轉(zhuǎn)到另一個(gè)二進(jìn)制狀態(tài)為止的數(shù)字電路。邏輯電路的輸出狀態(tài)不但和當(dāng)時(shí)的輸入狀態(tài)有關(guān)，還與電路在此以前的輸入狀態(tài)有關(guān)數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充觸發(fā)器的分類按照時(shí)鐘控制方式分類電位觸發(fā)器、邊沿觸發(fā)器、主從觸發(fā)器按功能分類R-S觸發(fā)器、D觸發(fā)器、J-K觸發(fā)器、T觸發(fā)器選取觸發(fā)器時(shí)，要兼顧時(shí)鐘控制方式和功能數(shù)字

39、電路邏輯設(shè)計(jì)補(bǔ)充二、觸發(fā)器舉例電平觸發(fā)器基本RS觸發(fā)器時(shí)鐘RS觸發(fā)器D觸發(fā)器JK觸發(fā)器、T觸發(fā)器邊沿觸發(fā)器主從觸發(fā)器數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充1、基本RS觸發(fā)器 電路符號 電路圖 引腳QQRSS QR Q*00 保保 持持1101011010Q非非QSR復(fù)位端置位端輸出信號端數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充基本RS觸發(fā)器（續(xù)） 基本RS觸發(fā)器典型應(yīng)用QQRSVccINT按鍵去抖數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充基本RS觸發(fā)器（續(xù)）*00 保保 持持1101011010Q非非QSRVccQQRSVccINT數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充基本RS觸發(fā)器（續(xù)） 或非門構(gòu)成基本RS觸發(fā)器*11 保保 持持0010010110Q非非QSRQQR

40、S數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充2、時(shí)鐘RS觸發(fā)器 電路符號 電路圖 引腳 現(xiàn)態(tài)、次態(tài)*11101010Qn00Qn+1RSS QR Q復(fù)位端置位端輸出信號端cpCP3412SRQQ01數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充3、D觸發(fā)器課本p36圖2.23錯(cuò)誤01數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充4、JK觸發(fā)器 電路符號 電路圖 引腳J QK Q復(fù)位端置位端輸出信號端cp01CP3412JKQQ數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充JK觸發(fā)器的特性表特性表：記錄觸發(fā)器原狀態(tài)和新狀態(tài)之間關(guān)系的表格。01CP3412JKQQQnJnKnQn+100000010010101111001101011011110空翻問題數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充5、T觸發(fā)器 電路符號 電路圖 特性表J Q QT輸出信號端cp01CP3412TQQQnTQn+1000011101110數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充電路符號引腳 D-數(shù)據(jù)輸入端； CLK-時(shí)鐘信號； S-置位信號端； R-復(fù)位信號端； Q-輸出信號端。D觸發(fā)器功能表正跳變觸發(fā)有效輸入 輸出R S CLK D Q0 1 X X 01 0 X X 1 1 1 0 01 1 1 1D S QCLK R Q6、邊沿D觸發(fā)器數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充01ABDFCE數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充圖2.17 D 觸發(fā)器邊沿D觸發(fā)器波形圖數(shù)字電路邏輯設(shè)計(jì)補(bǔ)充主從觸發(fā)器是由兩個(gè)電位觸發(fā)器級