1、第二章第二章 8086/8088微處理器及其結構微處理器及其結構l8086/8088內部結構內部結構 l存儲器結構存儲器結構 l8086/8088CPU引腳及功能引腳及功能 l8086/8088系統配置系統配置 l8086/8088CPU內部時序內部時序 重點重點 ： 8086CPU的組成及的組成及各部分的作用，各部分的作用，8086存儲器存儲器的分段、物理地址的形成的分段、物理地址的形成 ，8086工作時序，堆棧的概念工作時序，堆棧的概念難點：難點：8086工作時序、工作時序、 物理地址的形成物理地址的形成1.8086/8088 CPU主要性能l字長字長 ：16位位/準準16位位l時鐘頻率：

2、時鐘頻率：5MHzl數據總線、地址總線復用數據總線、地址總線復用l內存容量內存容量 ：20位地址總線，位地址總線，1MB存儲空間存儲空間l端口地址：端口地址：16位位I/O地址總線，地址總線，64KB個端口個端口l中斷功能：內部軟件中斷，外部硬件中斷，中斷功能：內部軟件中斷，外部硬件中斷， 可管理可管理256個中斷源個中斷源l兩種工作模式兩種工作模式 ：支持單片：支持單片CPU或多片或多片CPU 系統工作系統工作 8086/8088CPU性能指標性能指標 8086：是是INTEL系列系列16位微處理器，采用位微處理器，采用HMOS（高密（高密度金屬氧化物半導體）技術，集成度為度金屬氧化物半導體

3、）技術，集成度為29000個管片。個管片。數據總線：數據總線：16位位地址總線：地址總線：20位，可直接尋址的地址空間為位，可直接尋址的地址空間為 1M字節。字節。 8088：準準16位機，位機，CPU內部數據總路線為內部數據總路線為16位，外部位，外部8位，位，20位地址總線，推出位地址總線，推出8088的目的是為了向下兼容以的目的是為了向下兼容以前的前的8位微型機。位微型機。2. 8086/8088內部結構 內內 部部 結結 構構 l8086CPU結構框圖及分析結構框圖及分析 l8086CPU內部寄存器內部寄存器 l指令執行單元指令執行單元EU l總線接口單元總線接口單元BIU l8088

4、CPU的指令流水線的指令流水線 l通用寄存器通用寄存器 l段寄存器段寄存器 l標志寄存器標志寄存器 l指令指針寄存器指令指針寄存器 2.1 8086CPU工作方式工作方式 微處微處 理器理器 堆棧段堆棧段 存儲存儲 器接器接 口電口電 路路 存存儲儲器器附加段附加段 數據段數據段 代碼段代碼段 代碼段代碼段1 00000HFFFFFH2.2 8086CPU內部結構框架內部結構框架 ALUTMPTMP標志寄存器標志寄存器FR控制單元EU通用寄存器161616指令隊列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產生器BIU16816202.2 8086CPU內部結構框架內部結構框架 ALU

5、TMPTMP標志寄存器標志寄存器FR控制單元EU通用寄存器161616指令隊列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產生器BIU1681620 執行部件執行部件EU的作用：負責的作用：負責執行指令、形成有效地址執行指令、形成有效地址EA。EU 包括四部分：包括四部分：運算器運算器ALU+TEMP 標志寄存器標志寄存器 控制單元控制單元 通用寄存器通用寄存器 2.2 8086CPU內部結構框架內部結構框架 ALUTMPTMP標志寄存器標志寄存器FR控制單元EU通用寄存器161616指令隊列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產生器BIU1681620 總線接口部件總

6、線接口部件BIU的作用是的作用是預取指令、形成實際地址預取指令、形成實際地址PA、輸入輸出數據。輸入輸出數據。BIU主要由五部主要由五部分組成：分組成：指令隊列緩沖器指令隊列緩沖器 總線控制邏輯總線控制邏輯 段寄存器段寄存器 指令指針寄存器指令指針寄存器 地址產生器地址產生器 l總線利用率高。總線利用率高。串行結構：取指令串行結構：取指令取操作數取操作數執行指令執行指令存放結果存放結果 lCPU利用率高，計算速度快。利用率高，計算速度快。l兩部分的動作管理遵循以下原則。兩部分的動作管理遵循以下原則。1.每當每當8086的指令隊列中有的指令隊列中有2個空字節，個空字節，BIU就會自動把指令就會自

7、動把指令取到指令隊列中取到指令隊列中；2.同時同時EU從指令隊列中取出一條指令并分析、執行指令；從指令隊列中取出一條指令并分析、執行指令；3.當指令隊列已滿而當指令隊列已滿而EU對對BIU又無總線訪問請求時，又無總線訪問請求時，BIU進入進入空閑狀態；空閑狀態；4.在執行轉移、調用和返回指令時，指令隊列中原有內容被自在執行轉移、調用和返回指令時，指令隊列中原有內容被自動清除。動清除。 微處理器結構分析微處理器結構分析 2.3 8088CPU內部結構框架內部結構框架 l指令隊列長度僅有指令隊列長度僅有4個字節，隊列中出現個字節，隊列中出現1個個 空閑字節，空閑字節，BIU就會自動訪問存儲器，取新

8、的就會自動訪問存儲器，取新的 指令。指令。lBIU通過總線控制電路與外部交換數據的數據通過總線控制電路與外部交換數據的數據 總線寬度是總線寬度是8位，總線控制電路與專用寄存器位，總線控制電路與專用寄存器 之間的數據總線寬度也是之間的數據總線寬度也是8位。位。2.3 8088CPU內部結構框架內部結構框架 2.4 寄存器通用寄存器寄存器通用寄存器 四個四個16位通用寄存器、兩個變址寄位通用寄存器、兩個變址寄存器、兩個指針寄存器。存器、兩個指針寄存器。 AX：累加器（：累加器（Accumulator） BX：基址寄存器（：基址寄存器（Base Index） CX：計數寄存器（：計數寄存器（Coun

9、t Index） DX：數據寄存器（：數據寄存器（Data Index） SI：源變址寄存器（：源變址寄存器（Source Index） DI：目標寄存器（：目標寄存器（Destination Index） SP：堆棧指針（：堆棧指針（Stack Pointer） BP：基址指針（：基址指針（Base Pointer） AXBXCXDX0158 7ALAHBLBHCLCHDLDHSIDISPBP在某些指令中規定了某些通用寄存器的專門用法， 這樣可以縮短指令代碼長度；或使這些寄存器的使用具有隱含的性質， 以簡化指令的書寫形式（即在指令中不必寫出使用的寄存器名稱）。 通用寄存器的隱含用法如左表所示

10、。2.4 寄存器控制寄存器寄存器控制寄存器 指令指針寄存器IP：16位的寄存器，存放BIU要取的下一條指令的偏移地址。 標致寄存器FR：FR中的含6個狀態標志位，3個控制標志位。狀態標志位用來反映EU執行算術運算和邏輯運算以后的結果特征；控制標志位用來控制微處理器的工作方式或工作狀態。2.4 寄存器標志寄存器寄存器標志寄存器FR OF DF IF TF SF ZF AF PF CF 15870狀態狀態標志位標志位 CF進位標志進位標志,CF=1,有進有進(借借)位位(算術）。算術）。 PF奇偶標志，含奇偶標志，含1個數為偶數，個數為偶數，PF=1。 AF輔助進位位，輔助進位位， D3向向D4有

11、進借位，有進借位，AF=1。 OF溢出標志，溢出標志，OF=CF + CD。OF=1，有溢出。，有溢出。 SF符號標志，符號標志，SF=1，D7（D15）=1。 零標志，零標志，ZF=1，結果為零。，結果為零。 控制位控制位 IF中斷允許標志，中斷允許標志，IF=1，允許，允許CPU響應響應外設通過可屏蔽中斷請求線提出的中斷外設通過可屏蔽中斷請求線提出的中斷DF 方向標志，串，方向標志，串，DF=1，減址，減址 TF跟蹤標志，跟蹤標志，TF=1，CPU進入單步運行狀態。進入單步運行狀態。 標志OFDFIFSFZFAFPFCFOVDNEINGZRACPECYNVUPDIPLNZNAPONC為1的

12、符號為0的符號標志寄存器中的狀態標志的狀態表示符號CF= 1 PF= 1 AF= 0 OF= 0 SF= 0 ZF= 0 無符號數相加無符號數相加 211 105 316 + - 45 + 105+ 60 + 11010011+ 0110100100111100 11 11 11010011+ 0110100100111100 11 11 有符號數相加有符號數相加 2.4 寄存器段寄存器寄存器段寄存器 0 0A A000 0000 1001 0001 1100 0100 1101 0101 1010 0010 1011 0011 1110 0110 1111 0111 1十六進制數十六進制數0

13、H1H2H3H4H5H6H7H8H9HAHBHCHDHEHFH0HFH 地址地址 譯碼譯碼 電路電路 0 0A A1 1A A2 2A A3 3A ADB8086微處理器的地微處理器的地址總線為址總線為20根，則根，則其尋址空間為：其尋址空間為：20202=1MB2=1MB00000HFFFFFH2.4 寄存器段寄存器寄存器段寄存器 矛盾：矛盾：外部地址總線為外部地址總線為20根，內部能夠提供的數據為根，內部能夠提供的數據為16位。位。 邏輯段邏輯段1 邏輯段邏輯段2 邏輯段邏輯段3 l因為因為16位地址最多可以訪問位地址最多可以訪問64K的存儲空的存儲空間，所以每個分段的最大空間為間，所以每

14、個分段的最大空間為64K。 段起段起始地始地址址l物理地址：存儲器中實實在在存在的一個物理地址：存儲器中實實在在存在的一個存儲單元的編號，也叫實際地址。存儲單元的編號，也叫實際地址。 l段起始地址：分段的第一個物理地址。段起始地址：分段的第一個物理地址。 00000HFFFFFHl1M的存儲空間能夠被分為的段數為：的存儲空間能夠被分為的段數為：16 l段起始地址的特點：低四位為段起始地址的特點：低四位為0。 12340H 12000H 00000H 23560H FFFF0H 2.4 寄存器段寄存器寄存器段寄存器 l段基址：段起始地址高十六位（段基址：段起始地址高十六位（二二進制進制）組成的地

15、址編碼。）組成的地址編碼。 偏移地址偏移地址12340H2233FH 邏輯段邏輯段11238FH右圖所示段的段基址為：右圖所示段的段基址為：1234Hl偏移地址：物理地址與所在段起始偏移地址：物理地址與所在段起始地址的差，也叫有效地址。地址的差，也叫有效地址。 右圖中右圖中1238FH的偏移地址為：的偏移地址為： 0004FHl物理地址的形成：段基址左移物理地址的形成：段基址左移4位位（二進制二進制）+ 偏移地址。偏移地址。 l偏移地址的特點：高四位（偏移地址的特點：高四位（二進制二進制）永遠為永遠為0，因此僅取其低十六位。，因此僅取其低十六位。 最大的偏移地址最大的偏移地址2233FH-12

16、340H=0FFFFH2.4 寄存器段寄存器寄存器段寄存器 邏輯段邏輯段2 邏輯段邏輯段1 同一個存儲單元同一個存儲單元25637H25630H25600H00037H00007Hl邏輯地址的特點：不唯一邏輯地址的特點：不唯一 l邏輯地址邏輯地址 段基址：偏移地址段基址：偏移地址 左圖中左圖中1238FH的邏輯地址為：的邏輯地址為：1234H：004FH偏移地址偏移地址12340H2233FH 邏輯段邏輯段11238FH 邏輯地址的來源邏輯地址的來源 2.4 寄存器段寄存器寄存器段寄存器 l代碼段：存放等待執行的指令代碼。代碼段：存放等待執行的指令代碼。 l數據段：存放指令中所需要的操作數。數

17、據段：存放指令中所需要的操作數。 l堆棧段：一段特殊的數據存取區域。堆棧段：一段特殊的數據存取區域。 l附加段：通常也用來存放操作數。附加段：通常也用來存放操作數。 l在程序量很大的情況下可以開辟在程序量很大的情況下可以開辟多個代碼段。同理，其它邏輯段也多個代碼段。同理，其它邏輯段也可以進行擴展。可以進行擴展。 堆棧段堆棧段 附加段附加段 數據段數據段 代碼段代碼段 l各個邏輯段可以重疊。各個邏輯段可以重疊。 代碼段代碼段1 數數據據段段1附附加加段段1l功能段：按存放數據所起到的功能不功能段：按存放數據所起到的功能不同又可以分為代碼段、數據段、堆棧段同又可以分為代碼段、數據段、堆棧段和附加段

18、。和附加段。 2.4 寄存器段寄存器寄存器段寄存器 l代碼段寄存器代碼段寄存器CS：指向當前的：指向當前的代碼段，指令由此段取出。代碼段，指令由此段取出。 l數據段寄存器數據段寄存器DS：指向當前的：指向當前的數據段，通常用來存放程序變量。數據段，通常用來存放程序變量。 l堆棧段寄存器堆棧段寄存器SS：指向當前的堆：指向當前的堆棧段，堆棧操作所需的就是該段存棧段，堆棧操作所需的就是該段存儲單元的內容。儲單元的內容。 l附加段寄存器附加段寄存器ES：指向當前的附：指向當前的附加段，通常也用來存儲數據。加段，通常也用來存儲數據。 2.4 寄存器指令指針寄存器指令指針IP 12300H12307H

19、0007H IP:當前代碼段當前代碼段l指令指針寄存器指令指針寄存器IP存儲的是當前存儲的是當前預取指令的存儲地址。預取指令的存儲地址。 l對于對于8086，BIU從存儲器中取過從存儲器中取過一次指令后，一次指令后，IP自動加自動加2，指向下，指向下一個預取指令。一個預取指令。 l對于對于8088，BIU從存儲器中取過從存儲器中取過一次指令后，一次指令后，IP自動加自動加1，指向下，指向下一個預取指令。一個預取指令。 l程序員不能對程序員不能對IP進行存取操作，進行存取操作，程序中的轉移指令、返回指令及程序中的轉移指令、返回指令及中斷指令能對中斷指令能對IP進行操作進行操作 。 3 8086/

20、8088CPU的外部特性的外部特性 有效電平 指引腳起作用時的邏輯電平。有些信號是低電平有效，也稱作負邏輯，有些信號是高電平有效，也稱作正邏輯。 三態 是指引腳除了能正常的輸入或輸出高、低電平之外，還能輸出高阻狀態 。l最大模式：有多個微處理器最大模式：有多個微處理器 l最小模式：僅有最小模式：僅有8086一個微處理器一個微處理器 GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDREADYRESETHOLD( RQ

21、/GT0)HLDA( RQ/GT1)WR( LCCK)M/IO( S2)DT/R( S1)DEN( S0)ALE( QS0)INTA( QS1)TEST1 12 23 34 45 56 67 78 89 910 10 11 11 20 20 12 12 13 13 14 14 15 15 16 16 17 17 18 18 19 19 40 40 39 39 38 38 37 37 36 36 35 35 34 34 33 33 32 32 31 31 30 30 29 29 28 28 27 27 26 26 25 25 24 24 23 23 22 22 21 21 8086/8088微處

22、理器引腳及功能微處理器引腳及功能(1)AD15AD0 分時復用的地址分時復用的地址/數據總線。數據總線。T1周期傳送地址，三態輸出；周期傳送地址，三態輸出；T2T4周期傳送數據，雙向三態周期傳送數據，雙向三態輸入輸入/輸出。輸出。 (2)A19/S6A16/S3 分時復用的地址分時復用的地址/狀態線。狀態線。 S5=1，則，則IF=1； S6恒為恒為0 80868086微處理器微處理器 GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)AD15A16/S3A17/S4A18/S5A19/S6BHE

23、/S7MN/MXRDREADYRESETHOLD( RQ/GT0)HLDA( RQ/GT1)WR( LCCK)M/IO( S2)DT/R( S1)DEN( S0)ALE( QS0)INTA( QS1)TEST1 12 23 34 45 56 67 78 89 910 10 11 11 20 20 12 12 13 13 14 14 15 15 16 16 17 17 18 18 19 19 40 40 39 39 38 38 37 37 36 36 35 35 34 34 33 33 32 32 31 31 30 30 29 29 28 28 27 27 26 26 25 25 24 24 2

24、3 23 22 22 21 21 (3)Vcc(電源電源)、GND(地地) 8086微處理器只需要單一的微處理器只需要單一的+5V電源，由電源，由Vcc輸入，輸入，GND為接為接地端。地端。 80868086微處理器微處理器 (4)17根控制信號線根控制信號線。 地址鎖存器存儲器I/O芯片VCC數據收發器 MN/MX RD CLK WRREADY M/IORESET ALE TEST BHE A16A19AD0AD15HLDA . HOLD .8086INTA .INTR DEN NMI DT/RBHE時鐘發生器8282鎖存器與鎖存器與8086的連接的連接 8282的選通信號輸入端STB和CP

25、U的ALE端相連 8282的DI7DI0接CPU的AD7AD0 8282的輸出DO7DO0就是系統地址總線的低8位 OE為輸出允許信號，當OE為低電平時，8282 的輸出信號DO7DO0 有效；而當OE為高電平時，DO7DO0變為高阻抗。 在帶DMA控制器的8086單處理器系統中，將OE接地即可。最小模式8286與8086的連接當一個系統中所含的外設較當一個系統中所含的外設較多時，數據總線上需要有發多時，數據總線上需要有發送器和接收器來增加驅動能送器和接收器來增加驅動能力。發送器和接收器簡稱為力。發送器和接收器簡稱為收發器，也稱為總線驅動器收發器，也稱為總線驅動器80888088系統，只用一片

26、系統，只用一片8286 8286 就就可構成數據總線收發器，而可構成數據總線收發器，而8086 8086 系統中，則要用兩片系統中，則要用兩片82868286。82868286具有兩組對稱的數據引具有兩組對稱的數據引線，線，A7A7A0A0為輸入數據線，為輸入數據線，B7B7B0B0為輸出數據線為輸出數據線收發器中數據可雙向傳輸收發器中數據可雙向傳輸引腳信號引腳信號T T控制數據傳輸方向。控制數據傳輸方向。當當T=1 T=1 時，就使時，就使A7A7A0A0為輸為輸入線，入線，B7B7B0B0為輸出線；當為輸出線；當T T = 0= 0時，則使時，則使B7B7B0B0為輸入線。為輸入線。T T

27、和和CPUCPU的的DT/ R DT/ R 相連，相連，DT/ R DT/ R 為數據收發控制信號。為數據收發控制信號。lOE是輸出允許信號，此信號決定了是否允許數據通過8286。在8086/8088系統中，OE端和CPU的DEN端相連。l當系統中CPU 以外的總線主控部件對總線有請求，并且得到CPU允許時，CPU的DEN和DT/ R 端呈現高阻狀態，從而使8286 各輸出端也成為高阻狀態。GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVcc(+5V)A15A16/S3A17/S4A18/S5A19/S6SS0MN/MXR

28、DREADYRESETHOLD( RQ/GT0)HLDA( RQ/GT1)WR( LCCK)IO/M ( S2)DT/R( S1)DEN( S0)ALE( QS0)INTA( QS1)TEST1 12 23 34 45 56 67 78 89 910 10 11 11 20 20 12 12 13 13 14 14 15 15 16 16 17 17 18 18 19 19 40 40 39 39 38 38 37 37 36 36 35 35 34 34 33 33 32 32 31 31 30 30 29 29 27 27 26 26 25 25 21 21 80888088微處理器微處理

29、器 28 28 24 24 23 23 22 22 (1)AD7AD0 數據總線為數據總線為8條。條。 (2)M/IO管腳定義相反。管腳定義相反。 (3) BHE改為改為SS0。 4.存儲器組織l8086系統中存儲器的結構系統中存儲器的結構 l8088系統中存儲器的結構系統中存儲器的結構 4.1 8086系統中存儲器的結構系統中存儲器的結構 l存儲地址相當于房間號碼，而其中存儲存儲地址相當于房間號碼，而其中存儲的數據才是我們要存取的具體內容。的數據才是我們要存取的具體內容。 右圖所示的存儲單元地址為：右圖所示的存儲單元地址為：12356H該單元中存儲的數據為：該單元中存儲的數據為：25H25H

30、36H00000HFFFFFH12356H程序中的表示形式為：程序中的表示形式為：12356H=25H如果存放的是字，則其表示形式為：如果存放的是字，則其表示形式為：12356H=3625H注意：字的高位存放在大地址單元，低注意：字的高位存放在大地址單元，低位存放在小地址單元。程序中說明是字位存放在小地址單元。程序中說明是字數據還是字節數據。數據還是字節數據。4.1 8086系統中存儲器的結構系統中存儲器的結構 25H 36H 00000HFFFFFH12356H512K8 8位位奇地址奇地址存儲體存儲體（A A0 0=1=1）512K8位位偶地址偶地址存儲體存儲體（A0=0）158 7000

31、000H00000H00000H00000HFFFFEH00001H00003H00005H00007HFFFFFHl字節交叉編址字節交叉編址 4.1 8086系統中存儲器的結構系統中存儲器的結構 CS A1A19高位（奇數）庫高位（奇數）庫512K8D0D7CS A1A19低位（偶數）庫低位（偶數）庫512K8D0D7A1A19A0BHED8D15D0D74.1 8086系統中存儲器的結構系統中存儲器的結構 BHE A0 訪問庫名訪問庫名 0 0 雙庫，實現雙庫，實現16位數據的傳送位數據的傳送 0 1 奇地址高位庫，實現奇地址高位庫，實現8位數據的傳送位數據的傳送 1 0 偶地址低位庫，實

32、現偶地址低位庫，實現8位數據的傳送位數據的傳送 1 1 不傳送不傳送BHE和和A0的控制作用的控制作用34H 12H 25H 36H 00000HFFFFFH12356H12351Hl假設存放的為字數據，則假設存放的為字數據，則 12351H=1234H12356H=3625H 規則字與非規則字規則字與非規則字 l規則字：起始地址為偶地址。微規則字：起始地址為偶地址。微處理器一次可以將數據讀走。處理器一次可以將數據讀走。 l非規則字：起始地址為奇地址。非規則字：起始地址為奇地址。微處理器兩次才能將數據讀走。微處理器兩次才能將數據讀走。 4.2 8088系統中存儲器的結構系統中存儲器的結構 l單

33、一存儲體單一存儲體 l一次只能讀取一個字節的信息一次只能讀取一個字節的信息 4.3 專用和保留的存儲器單元專用和保留的存儲器單元00000H003FFH（共1KB）。存放中斷向量表。可存放256個中斷服務程序的入口地址。屬于系統的RAM范圍。FFFF0HFFFFFH。系統上電或復位時，（CS）=FFFFH，（IP）=0000H，故FFFF0H為系統的復位地址，從這一地址開始存放一條無條件轉移指令，使系統自動跳轉到初始化程序。屬于系統的ROM范圍內。5 8086總線時序的一些概念總線時序的一些概念時序的概念：CPU各引腳信號在時間上的關系。指令周期：CPU完成一條指令所需的時間。時序圖：描述某一操作過程中，芯片/總線上有關引腳信號