1、一、填空題 1五個(gè)變量構(gòu)成的所有最小項(xiàng)之和等于 ( )。2已知某數(shù)的二進(jìn)制原碼表示為 ( 110110) 2 , 則其對(duì)應(yīng)的8-bit補(bǔ)碼表示為 ( )2。3已知，則（ ）。4要使D觸發(fā)器按工作，則D觸發(fā)器的輸入D=（ ）。5用移位寄存器產(chǎn)生1101010序列，至少需要（ 6 ）位的移位寄存器。二、單項(xiàng)選擇題： 1. 若要將一異或門(mén)當(dāng)作反相器（非門(mén)）使用，則輸入端A、B端的連接方式是（ ）。A. A或B中有一個(gè)接“0” B. A或B中有一個(gè)接“1”C. A和B并聯(lián)使用 D. 不能實(shí)現(xiàn)2組合電路的競(jìng)爭(zhēng)冒險(xiǎn)是由于（ ）引起的。A. 電路不是最簡(jiǎn) B. 電路有多個(gè)輸出 C. 電路中使用不同的門(mén)電路

2、D. 電路中存在延時(shí)3某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)邏輯功能的表達(dá)式中，具有唯一性的是（ ）。 A該邏輯函數(shù)的最簡(jiǎn)與或式 B該邏輯函數(shù)的積之和標(biāo)準(zhǔn)型C該邏輯函數(shù)的最簡(jiǎn)或與式 D該邏輯函數(shù)的和之積式4若最簡(jiǎn)狀態(tài)轉(zhuǎn)換表中，狀態(tài)數(shù)為n，則所需狀態(tài)變量數(shù)K為 （ ）的整數(shù) A B C D 000001010011100101110111圖15某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖1所示，其該計(jì)數(shù)器的模為（ ）。A 八 B. 五 C. 四 D. 三三、 組合電路分析： 1求邏輯函數(shù) 的最簡(jiǎn)積之和表達(dá)式。2已知邏輯函數(shù)， 請(qǐng)寫(xiě)出該函數(shù)的標(biāo)準(zhǔn)和（最小項(xiàng)之和）表達(dá)式：3找出邏輯表達(dá)式對(duì)應(yīng)的電路的所有靜態(tài)冒險(xiǎn)。四、

3、組合電路設(shè)計(jì)： 1、試用一片三輸入八輸出譯碼器74X138和適當(dāng)?shù)呐c非門(mén)實(shí)現(xiàn)函數(shù)：畫(huà)出電路連接圖。譯碼器如右圖所示。 2、一個(gè)多路復(fù)用器，具有4個(gè)2位輸入總線P、Q、R、T，3個(gè)選擇輸入端S2S0根據(jù)表1選定4個(gè)輸入總線中的一個(gè)來(lái)驅(qū)動(dòng)2位輸出總線Y。如圖2所示，可以使用一片74x153（四選一多路復(fù)用器）和一個(gè)碼轉(zhuǎn)換器實(shí)現(xiàn)該功能，試寫(xiě)出圖2中“碼轉(zhuǎn)換器”對(duì)應(yīng)的真值表和邏輯表達(dá)式。表1S2S1S0選擇的輸入000P001P010P011Q100P101P110R111T碼轉(zhuǎn)換器圖2，五、 時(shí)鐘同步狀態(tài)機(jī)設(shè)計(jì)： 1、 寫(xiě)出一個(gè)3位同步格雷（GRAY ）碼計(jì)數(shù)器的轉(zhuǎn)移/輸出表： Q2Q1Q0Q2*Q

4、1*Q0*Z2、構(gòu)造J-K觸發(fā)器的應(yīng)用表。已知某狀態(tài)機(jī)的轉(zhuǎn)移/輸出表如表2所示，寫(xiě)出針對(duì)J-K觸發(fā)器的激勵(lì)/輸出表。激勵(lì)/輸出表Q1Q0X01000d,1d,01d,0d,0011d,d0,00d,d0,011d1,d0,1d1,d1,010d1,1d,0d0,1d,0J1K1，J0K0，ZJ-K觸發(fā)器的應(yīng)用表QQ*JK000d011d10d111d0表2：轉(zhuǎn)移/輸出表 Q1Q0 X010001，010，00111，001，01101，100，01001，011，0Q1*Q0*，Z3、已知某狀態(tài)機(jī)針對(duì)D觸發(fā)器的激勵(lì)/輸出表如表3所示，請(qǐng)導(dǎo)出最小成本激勵(lì)方程和輸出方程。表3：激勵(lì)/輸出表Q1Q0

5、X010 00 0 ,00 1 ,00 10 0 ,01 0 ,01 00 0 ,01 0 ,1D1D0 , Z ，圖3六、時(shí)鐘同步狀態(tài)機(jī)分析： 1、已知電路如圖3所示，寫(xiě)出電路的激勵(lì)方程、轉(zhuǎn)移方程并建立轉(zhuǎn)移表2、已知某時(shí)序電路的轉(zhuǎn)移/輸出表如表4所示，請(qǐng)畫(huà)出與輸入波形對(duì)應(yīng)的輸出Y的波形圖（設(shè)起始狀態(tài)為Q1Q0=00）。 表4：轉(zhuǎn)移/輸出表Q1Q0A010001，000，00101，011，01001，000，11101，000，1Q1*Q0*，Y3、構(gòu)造一個(gè)與圖4所示狀態(tài)圖等效的狀態(tài)/輸出表。狀態(tài)/輸出表SXYZ00011011S*圖4七、設(shè)計(jì)一個(gè)MEALY型序列檢測(cè)器，當(dāng)且僅當(dāng)輸入X是11

6、11或1101時(shí)，輸出Z為1。允許重疊。寫(xiě)出最簡(jiǎn)狀態(tài)/輸出表或狀態(tài)圖。 比如：X：0011011110111010000Z：0000010010100010000解：狀態(tài)/輸出表：含義SX01未收到1位有效碼AA，0B，0收到1個(gè)1BA，0C，0收到11CD，0E，0收到110DA，0B，1收到111EA，0E，1S*，Z八、74x163為同步清零，同步計(jì)數(shù)的4位二進(jìn)制計(jì)數(shù)器，利用74x163和集成多路選擇器74x151構(gòu)成的序列發(fā)生器電路如圖5所示。1） 試分析當(dāng)M=0和M=1時(shí)，電路中Q2Q1Q0的輸出序列以及計(jì)數(shù)器分別工作在幾進(jìn)制。2） 寫(xiě)出當(dāng)M=0和M=1輸出Y處產(chǎn)生的序列。 圖5解：1）M=0時(shí)，Q2Q1Q0的輸出序列為：000®001®010®011®100®101®110®111® 000®¼，為八進(jìn)制計(jì)數(shù)器；M=1時(shí)，Q2Q1Q0的輸出序列為： 001®010®011®100®