1、數字電路實驗報告1 / 17實驗一 組合邏輯電路分析一試驗用集成電路引腳圖 74LS00集成電路 74LS20集成電路 四2輸入與非門 雙4輸入與非門二實驗內容1.實驗一自擬表格并記錄:ABCDYABCDY000001000000010100100010010100001111011101000110010101011011011001110101111111112.實驗二密碼鎖的開鎖條件是：撥對密碼，鑰匙插入鎖眼將電源接通，當兩個條件同時滿足時，開鎖信號為“1”，將鎖打開。否則，報警信號為“1”，則接通警鈴。試分析密碼鎖的密碼ABCD是什么？ABCD接邏輯電平開關。 最簡表達式為：X1=AB

2、CD 密碼為： 1001 表格為：ABCDX1X2ABCDX1X2000001100001000101100110001001101001001101101101010001110001010101110101011001111001011101111101三.實驗體會：1.分析組合邏輯電路時，可以通過邏輯表達式，電路圖和真值表之間的相互轉換來到達實驗所要求的目的。2.這次試驗比較簡單，熟悉了一些簡單的組合邏輯電路和芯片 ，和使用仿真軟件來設計和構造邏輯電路來求解。實驗二 組合邏輯實驗（一） 半加器和全加器一實驗目的1. 熟悉用門電路設計組合電路的原理和方法步驟二預習內容1. 復習用門電路設計

3、組合邏輯電路的原理和方法步驟。2. 復習二進制數的運算。3. 用“與非門”設計半加器的邏輯圖。4. 完成用“異或門”、“與或非”門、“與非”門設計全加器的邏輯圖。5. 完成用“異或”門設計的3變量判奇電路的原理圖。三元件參考依次為74LS283、74LS00、74LS51、74LS136其中74LS51：Y=（AB+CD），74LS136：Y=AB（OC門）四實驗內容1. 用與非門組成半加器，用或非門、與或非門、與非門組成全加器（電路自擬） 半加器全加器被加數Ai01010101加數Bi00110011前級進位Ci-100001111和Si01101001新進位Ci000101112. 用異或

4、門設計3變量判奇電路，要求變量中1的個數為奇數是，輸出為1，否則為0.3變量判奇電路輸入A00001111輸入B00110011輸入C01010101輸出L011010013. “74LS283”全加器邏輯功能測試測試結果填入下表中：被加數A4A3A2A101111001加數B4B3B2B100010111前級進位C00或10或1和S4S3S2S11000100100000001新進位C40011五實驗體會：1.通過這次實驗，掌握了熟悉半加器與全加器的邏輯功能2.這次實驗的邏輯電路圖比較復雜，涉及了異或門、與或非門、與非門三種邏輯門，在接線時應注意不要接錯。各芯片的電源和接地不能忘記接。實驗三

5、 組合邏輯實驗（二）數據選擇器和譯碼器的應用一實驗目的熟悉數據選擇器和數據分配器的邏輯功能和掌握其使用方法二預習內容1. 了解所有元器件的邏輯功能和管腳排列2. 復習有關數據選擇器和譯碼器的內容3. 用八選一數據選擇器產生邏輯函數L=ABC+ABC+ABC+ABC和L=ABC4. 用3線8線譯碼器和與非門構成一個全加器三參考元件數據選擇器74LS151,38線譯碼器74LS138.四實驗內容1.數據選擇器的使用：當使能端EN=0時，Y是A2,A1,A0和輸入數據D0D7的與或函數，其表達式為：Y=i=07mi*Di（表達式1）式中mi是A2,A1,A0構成的最小項，顯然當Di=1時，其對應的最

6、小項mi在與或表達式中出現。當Di=0時，對應的最小項就不出現。利用這一點，不難實現組合電路。將數據選擇器的地址信號A2,A1,A0作為函數的輸入變量，數據輸入D0D7作為控制信號，控制各最小項在輸出邏輯函數中是否出現，是能端EN始終保持低電平，這樣，八選一數據選擇器就成為一個三變量的函數產生器。用八選一數據選擇器74LS151產生邏輯函數將上式寫成如下形式：L=m1D1+m3D3+m6D6+m7D7該式符合表達式1的標準形式，顯然D1、D3、D6、D7都應該等于1，二式中沒有出現的最小項m0、m2、m4、m5，它們的控制信號D0、D2、D4、D5都應該等于0。由此可畫出該邏輯函數產生器的邏輯

7、圖。L=ABC+ABC+ABC+ABC用八選一數據選擇器74LS151產生邏輯函數根據上述原理自行設計邏輯圖，并驗證實際結果。2.3線8線譯碼器的應用用3線8線譯碼器74LS138和與非門構成一個全加器。寫出邏輯表達式并設計電路圖，驗證實際結果。3.擴展內容 用一片74LS151構成4變量判奇電路五、實驗體會1.數據選擇器用來對數據進行選擇，特別選擇適用于函數的分離，是比較常用的組合邏輯器件；譯碼器用于數據的編碼與譯碼中，也是較常用的邏輯器件。2.集成的組合邏輯電路也是有簡單的門電路組合而成，可以根據對邏輯電路的連接,集成的邏輯器件之間可以相互轉化，功能也進行了擴展了。實驗四：觸發(fā)器和計數器一

8、、 實驗目的1、 熟悉J-K觸發(fā)器的基本邏輯功能和原理。2、 了解二進制計數器工作原理。3、 設計并驗證十進制，六進制計數器。二、 預習內容1、 復習有關R-S觸發(fā)器，J-K觸發(fā)器，D觸發(fā)器的內容。觸發(fā)器是構成時序邏輯電路的基本邏輯單元，具有記憶、存儲二進制信息的功能。從功能上看，觸發(fā)器可分為RS、D、JK、T、T等幾種類型。上述幾種觸發(fā)器雖然功能不同，但相互之間可以轉換。邊沿觸發(fā)器是指，只有在時鐘脈沖信號CP的上升沿或者是下降沿到來時，接收此刻的輸入信號，進行狀態(tài)轉換，而在其它任何時候輸入信號的變化都不會影響到電路的狀態(tài)。2、 預習有關計數器的工作原理。統(tǒng)計輸入脈沖個數的過程計數。能夠完成計

9、數工作的電路成為計數器。計數器的基本功能是統(tǒng)計時鐘脈沖的個數，即實現計數操作，也用于分頻、定時、產生節(jié)拍脈沖等。計數器的種類很多，根據計數脈沖引入方式的不同，將計數器分為同步計數器和異步計數器；根據計數過程中計數變化趨勢，將計數器分為加法計數器、減法計數器、可逆計數器；根據計數器中計數長度的不同，可以將計數器分為二進制計數器和非二進制計數器（例如十進制、N進制）。二進制計數器是構成其他各種計數器的基礎。按照計數器中計數值的編碼方式，用n表示二進制代碼，N表示狀態(tài)位，滿足N=2“的計數器稱作二進制計數器。74LS161D是常見的二進制加法同步計數器3、 用觸發(fā)器組成三進制計數器。設計電路圖。4、

10、 用 74 LS 163和與非門組成四位二進制計數器，十進制計數器，六進制計數器。設計電路圖。三、 參考元件 74LS00 74LS107 74LS74 74LS163 四、實驗內容1.R-S觸發(fā)器邏輯功能測試RS觸發(fā)器RSQQ觸發(fā)器電位01010101011100不確定00不變不變保持2.74LS163的邏輯功能測試74LS163的邏輯功能表如下輸入輸出crLDCTPCTTCPD0D1D2D3Q0Q1Q2Q30XXXXXXX000010XXd0d1d2d3d0d1d2d31111XXXX計數110XXXXX保持11X0XXXX保持3.用74LS163組成六進制計數器輸出QA QB QC QD

11、 從0000逐漸增1直至0101，此時QA=1,QC=1,經過與非門后為低電平，輸入至CLR同步清零，又開始了下一輪的計數。故計數范圍為00000101，為六進制計數器。4.用74LS163組成十進制計數器輸出QA QB QC QD 從0000逐漸增1直至1001，此時QA=1,QD=1,經過與非門后為低電平，輸入至CLR同步清零，又開始了下一輪的計數。故計數范圍為00001001，為十進制計數器。1、 用74LS163組成六十進制計數器五、實驗體會：這次試驗熟悉了計數器、譯碼器、顯示器等器件的使用方法，學會用它們組成具有計數、譯碼、顯示等綜合電路，并了解它們的工作原理。利用常用計數器通過設計

12、可以實現非常用進制計數器，一般有同步和異步兩種不同的方案，同時也可以采用清零和預置數來達到歸零的目的。實驗五 555集成定時器一實驗目的熟悉與使用555集成定時器二實驗內容1.555單穩(wěn)電路1） 按圖連接，組成一個單穩(wěn)觸發(fā)器2） 測量輸出端，控制端的電位與理論計算值比較3） 用示波器觀察輸出波形以及輸出電壓的脈寬。tw=RCln3=1.1RC2555多諧振蕩器1）按圖接線，組成一個多諧振蕩器輸出矩形波的頻率為：f=1.43/（R1+2R2）2）用示波器觀察波形通過示波器觀察到輸出波形為脈沖波3.接觸開關按圖接線，構成一個接觸開關，摸一下觸摸線，LED亮一秒三實驗體會本次實驗是關于555集成定時

13、器以及它構建的觸發(fā)器和振蕩器。555定時器在邏輯電路中用得非常廣泛，可以由它產生各種各樣的脈沖波形，一般作為信號源來使用。實驗六 數字秒表一實驗目的：1、了解數字計時裝置的基本工作原理和簡單設計方法。2、熟悉中規(guī)模集成器件和半導體顯示器的使用。3、了解簡單數字裝置的調試方法，驗證所設計的數字秒表的功能。二實驗元件：集成元件：555一片，74LS163一片，74LS248兩片，LED兩片，74LS00兩片。二極管IN4148一個，電位器100K一個，電阻，電容。三實驗內容：1、實驗原理框圖 秒信號發(fā)生器用555定時器構建多諧振蕩電路而成 六十進制計數器用兩塊74LS163組成 譯碼電路由74LS148組成 數碼顯示由LED組成。2、 設計內容及要求譯碼電路秒計數器控制電路秒信號發(fā)生器數碼顯示器用上述元器件設計一個數字秒表電路，電路包含秒脈沖發(fā)生器、計數、譯碼，顯示00至59秒。具有清零、停止、啟動功能。至少使用一塊74LS248芯片及共陰極顯示器。3實驗電路圖設計如下：開關A