1、沈陽工業大學 課程設計課 程： 數電課程設計 題 目： 電子秒表 專業班級: 通信工程1003班 學 號: 100404308、309、315 學生姓名: 張路、劉智佳、吳開來 指導教師: 趙柏山 完成時間: 2013年6月25日 目錄第1章 設計要求第2章 設計方案第3章 總電路設計思路第4章 分解電路的設計及說明第5章 電路的仿真第6章 設計總結及心得體會參考文獻：附錄：第1章 設計要求 結合數字邏輯電路知識，設計或分析下述功能電路，利用Proteus軟件對電路進行功能仿真，并基于仿真結果對電路進行功能改進。給出仿真機及分析過程及結果。設計參數： 1.設計可控的計數器（定時器）、分頻器、鍵

2、去抖電路和動態掃描顯示電路； 2.設計系統頂層電路； 3.進行功能仿真和時序仿真； 4.對仿真結果進行分析，確認仿真結果達到了設計要求： 1.分析設計要求，明確性能指標。必須仔細分析課題要求、性能、指標及應用環境等，廣開思路，構思出各種總體方案，繪制結構框圖。 2.確定合理的結構方案，對各種方案進行比較，以電路的先進性、結構的繁簡、成本的高低及制作的難易等方面作綜合比較并考慮器件的來源，敲定可行方案。 3.設計各單元電路。總體方案化整為零，分解成若干子系統或單元電路，逐個設計。 4.組成系統。在一定幅面的圖紙上合理布局，通常是按信號的流向，采用左進右出的規律擺放各電路，并標出必要的說明。第2章

3、 設計方案 方案一：實現秒表的功能有很多種，該方案采用的是用555定時器產生一個1000HZ的秒脈沖，然后通過分頻電路接到延時電路上，跟一個去抖電路連接在一起，輸出給74160做觸發信號，與另一個74160連接組成，然后把輸出端分別連接到7448譯碼器上，通過共陰極七段數碼管來顯示結果，算選用的器件便宜，精度小于5%，可實現0-59秒的計時，另有啟動、暫停、和清零三個功能。但在電路仿真過程中不是很順利，仿真結果與自己的設想有所出入，故方案一僅在設計總結及評估中提及。方案二：利用555定時器產生一個100HZ脈沖；設計秒邏輯電路實現時間的正確顯示功能；設計秒校時電路對電子秒表顯示時間進行基本校正

4、，經7448譯碼后通過共陰極七段數碼管來顯示結果。該電子秒表可以準確的顯示00.00-99.99s，可手動啟動、暫停、清零等。第3章 總電路設計思路該數字式秒表電路的工作原理：由555定時器產生100Hz脈沖信號,作為10毫秒的計時脈沖；10毫秒計數器計滿10后，向100毫秒計數器產生進位脈沖；100毫秒計數器計滿10后，向1秒計數器產生進位脈沖；1秒計數器計滿10后，向10秒計數器產生進位脈沖。計數器的輸出經顯示譯碼器譯碼后送顯示器顯示。該電路設置兩個控制鍵“SW1”,“SW2”。鍵“SW1”控制電路的清零功能，鍵“SW2”控制電路的暫停功能。顯示器顯示器顯示器顯示器譯碼器譯碼器譯碼器譯碼器

5、計數器計數器計數器計數器脈沖發生器清零暫停圖3-1 數字式秒表電路的結構框圖第4章 分解電路的設計與說明100HZ脈沖發生器的設計時鐘發生器是模擬 數字混合式集成電路。用555定時器構成的自激式多諧振蕩器，是一種性能較好的時鐘源。 555組成的脈沖信號發生器T1=(R1+R2)Cln2=0.7(R1+R2)C;T2=R2Cln2=0.7R2C;T=T1+T2;輸出脈沖的占空比q為，q=T1/T2=(R1+R2)/(R1+2R2)我選用的參數為：R1=2.05K+2K=4.05KR2=5.1K, C=1u，f=1/0.7（R1+2R2）C=100HZ計數器的設計計數器是一個用以實現計數功能的時序

6、部件,它不僅可用來計脈沖數,還常用作數字系統的定時,分頻和執行數字運算以及其它特定的邏輯功能. 計數器種類很多.按構成計數器中的各觸發器是否使用一個時鐘脈沖源來分,有同步計數器和異步計數器.根據計數制的不同,分為二進制計數器,十進制計數器和任意進制計數器.根據計數的增減趨勢,又分為加法,減法和可逆計數器.還有可預置數和可編程序功能計數器等等。 40192是十進制計數器，40192上的Rd控制端是異步清零端，高電平有效；Ld輸入端是異步預置數控制端，低電平有效；預置數數據輸入端包括D3、D2、D1和D0，D3為最高位，D0為最低位；C0端是進位輸出端，低電平有效；B0端是借位輸出端，低電平有效；

7、計數結果從Q3、Q2、Q1和Q0端輸出，Q3為最高位，Q0為最低位。當計數時鐘脈沖從CPU輸入時，集成芯片實現加法計數過程，計數過程為0000-1001-0000。40192集成計數器的邏輯功能如表3-2所示。表中“”表示時鐘脈沖的上升沿。表3-2 40192邏輯功能表清零預置使能預置數據輸入數據輸出R DL DCPuCP DD3D2D1D0Q3Q2Q1Q0HLLLLLLDCBADCBALHH加法計數LHH加法計數計數功能主要利用十進制加法計數器40192來實現。因要求電子秒表顯示時間為00：0099：99秒，因此需四片40192芯片，其與譯碼顯示單元的相應輸入端連接，可顯示00：0099:9

8、9秒。通過不同的連接方式，40192可以實現四種不同的邏輯功能；而且還可借助RD對計數器清零。 由四片40192芯片構成的計數器電路如下圖所示40192構成的計數器譯碼及驅動顯示電路的設計計數器實現了對時間的累計以8421BCD碼形式輸出，選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流，選用7448作為顯示譯碼電路，選用LED數碼管作為顯示單元電路。7448引腳圖 LED數碼顯示管 448管腳功能介紹如下： LT：試燈輸入端，當T=0時，不管其他各個輸入端輸入如何，輸出顯示為8，正常顯示時該端應輸入高電平。RBI端稱為動態消零輸入端。BI/RBO動態清零輸出端

9、，該端主要作為多位顯示中的多個譯碼器動態消零連接。A、B、C、D、為8421BCD碼輸入端。 a、b、c、d、e、f、g：為譯碼輸出端，輸出為高電平1有效。8421BCD碼對應的顯示圖 ：8421BCD碼對應的顯示圖譯碼顯示器電路由于設計中要有分頻器、按鍵去抖電路兩個要求，我所設計的方案二沒有應用到，但方案一中有這兩個子電路，故下面將作介紹。分頻器設計74LS90為2-5-10進制計數器，作為十進制進行分頻。74LS90是異步二五十進制加法計數器，它既可以作二進制加法計數器，又可以作五進制和十進制加法計數器。通過不同的連接方式，74LS90可以實現四種不同的邏輯功能；而且還右借助R0（1）、R

10、0（2）對計數器清零，借助S9（1）、S9（2）將計數器置9。其具體功詳述如下：（1） 計數脈沖從CP1輸入，QA作為輸出端，為二進制計數器。（2） 計數脈沖從CP2輸入，QDQLQH作為輸出端，為異步五進制加法計數器。（3） 若將CP2和QA相連，計數脈沖由CP1輸入，QD、QC、QB、QA作為輸出端，則構成異步8421碼十進制加法計數器。（4） 若將CP1與QD相連，計數脈沖由CP2輸入，QA、QD、QC、QB作為輸出端，則構成異步5421碼十進制加法計數器。（5） 清零、置9功能。a) 異步清零當R0（1）、R0（2）均為“1”；S9（1）、S9（2）中有“0”時，實現異步清零功能，即Q

11、DQCQBQA=0000。b) 置9功能當S9（1）、S9（2）均為“1”；R0（1）、R0（2）中有“0”時，實現置9功能，即QDQCQBQA =1001. 下圖為方案一分頻器截圖，由555定時器產生的1000HZ信號輸入到第一片74LS90的CKA端，從第三片74LS90的Q3端輸出，經過分頻后便產生了1HZ的時鐘信號。按鍵去抖電路系統的控制開關我選擇的是單刀雙擲開關，然后接一個抖動消除電路，控制秒表的計數和停止。它的一路輸出Q作為延遲電路的輸入，按動按鈕開關J1時（接地），則門U2B輸出Q=0；門U1B輸出Q=1，狀態保持不變。再按動按鈕開關時；則Q由0變為1，輸出U4A開啟，為計數器啟

12、動作為準備。Q由0變1，啟動單穩態觸發器工作?；綬S觸發器在電子秒表中的職能是啟動和停止秒表的工作。下圖為方案一按鍵去抖電路截圖部分，圖中單刀雙擲開關可以停止秒表工作。第5章 電路的仿真方案二仿真全圖：方案一仿真全圖：第6章 設計總結及心得體會設計總結：本次課程設計我設計了兩個方案，其中方案一我盡量使用分頻器、按鍵去抖電路等設計所要求的來設計電路圖。但很遺憾，方案一并沒有達到我的預期，經過反復調試也沒能好使，不得已，我又設計了方案二，雖然電路里沒有使用分頻器、按鍵去抖電路，但在方案一的設計過程中我已經對上述兩個子模塊電路有了一定的了解，并在報告里面均作了一一敘述。心得體會：課程設計進一步加深了對數字電子技術的認識，熟悉了對proteus軟件的學習和使用，在仿真過程中出現較多的問題，通過自己的努力和組員的幫助都一一解決了。通過這次對電子秒表的設計與仿真及制作，為以后的電路設計打下良好的基礎，得到了一些寶貴經驗和教訓，加強了自己的動手能力和協同合作能力，為以后的學習和工作提供了良好的范例，我會把這種認真和實在帶到以后的生活當中去。參考文獻：康華光. 電子技術基礎. 5.版.北京：高等教育出版社閻石.數字電子技術基礎.5版.北京：高等教育出版社童詩白，華成英.模擬電子技術基礎.