1、LED陣列漢字顯示屏設計1、CDIO設計目的了解LED顯示屏的工作原理，理解LED陣列漢字顯示屏的工作原理及電路組成，理解AT89C51、74HC154、74HC595實現LED陣列漢字顯示屏原理及實現方法， 掌握Proteus設計及仿真LED陣列漢字顯示屏。重點學習并掌握51系列單片機內部結構及各引腳功能，熟練記憶其內部常用特殊功能寄存器的各位含義及功能，為編程打下堅實的基礎。通過調研了解單片機的具體工作流程，并且用Keil軟件編寫程序去實現，用Proteus軟件去仿真調試。增強對單片機的認識，掌握分析處理問題的方法，進行調試、計算等基本技能的訓練，達到具有一定程度的實際工作能力。2、LED

2、陣列漢字顯示屏設計2.1 LED點陣顯示屏LED顯示屏是由一個一個的發光二極管點陣構成的，要構成大屏幕的LED顯示屏就需要多個發光二極管。構成LED屏幕的方法有兩種，一是由單個的發光二極管逐點連接起來；二是選用一些由單個發光二極管構成的LED點陣子模塊構成大的LED點陣模塊。此次設計構建一個16×16的LED點陣屏選用四塊8×8點陣模塊。16×16LED點陣屏如圖1所示。圖1 LED點陣圖一個16×16的LED顯示屏行和列各有16支引腳，不能單靠51單片機的端口驅動所以必須要對單片機的端口個數進行擴展。經常采用的端口擴展方法是用串并轉換芯片進行譯碼。常用

3、的串并轉換芯片有74HC154（4線-16線譯碼器）、74LS164（8位串并轉換器）、74HC595等。51系列單片機端口低電平時，吸入電流可達20mA，具有一定的驅動能力；而為高電平時，輸出電流僅數十甚至更?。娏鲗嶋H上是由腳的上拉電流形成的），基本上沒有驅動能力，所以單片機不能直接驅動LED顯示屏顯示。在單片機和顯示屏之間還需要增加以功能放大位目的的驅動電路。2.2芯片介紹 80C51系列單片機簡介80C51單片機系列源于MCS-51系列。把所有廠家以8051為基核推出的各種型號80C51兼容型單片機統稱為80C51系列。8051是MCS-51系列中最基礎的單片機型號，其供應狀態有805

4、1(MaskROM)、8751(EPROM)、8031(ROMless)。 80C51單片機內部基本結構80C51是經典的單片機系列，具有典型的單片機結構體系，由CPU系統、CPU外圍單元、基本功能單元等組成，各組成部分通過內部單一總線相連。其基本結構如圖2所示。圖2 80C51單片機內部結構CPU系統(核心) 組成：包括CPU、時鐘系統、總線控制邏輯。 CPU外圍單元 功能：與CPU運行直接相關的單元電路，與CPU構成單片機的最小系統。組成：包括程序存儲器ROM、數據存儲器RAM、輸入/輸出(I/O)口、操作管理寄存器SFR(特殊功能寄存器)。基本功能單元 功能：滿足單片機測控功能要求的基本

5、計算機外圍電路，用來完善和擴大計算機的功能。 組成：包括定時/計數器、中斷系統、串行通信接口等。80C51有兩個16位定時/計數器 (T0和T1)。作用：可以作為內部定時器或外部脈沖計數器使用。作內部定時器時，是靠對時鐘振蕩器的12分頻脈沖計數方式實現定時的；做為計數器時，外部脈沖通過引腳T0(P3.4)、T1(P3.5)輸入。 中斷系統：有5個中斷源，即兩個外部中斷源、兩個定時/計數器T0、T1溢出中斷源和一個串行通信發送/接收完畢的中斷源。五個中斷源有高級、低級兩種優先狀態。兩個外部中斷源由引腳(P3.2)、(P3.3)輸入。 一個帶有移位寄存器工作方式的通用異步收發器UART：既可用作串

6、行通信，還可以用于移位寄存器方式的串行外圍擴展。其接口分別為RXD(P3.0)、TXD(P3.1)。 引腳功能 80C51單片機采用40引腳雙列直插封裝(DIP)形式(采用CHMO工藝制造)，也有用44引腳的方型封裝結構(QFP)，其中4條(標有NC)的引腳是不連線的，其引腳圖如圖3所示。圖3 80C51單片機引腳圖各引腳名稱及功能：電源引腳：Vcc和Vss Vcc(40腳)：接+5V電源；Vss(20腳)：接地。時鐘電路引腳：XTAL1和XTAL2 XTAL1(19腳)：片內反相放大器的輸入端。接外部石英晶體和微調電容的一端。若使用外部時鐘時，對于HMOS單片機，該引腳必須接地；對于CHMO

7、S單片機，該引腳作為驅動端。XTAL2(18腳)：片內反相放大器的輸出端。接外部石英晶體和微調電容的另一端。振蕩電路的頻率是晶體振蕩頻率。若使用外部時鐘時，對于HMOS單片機，該引腳輸入外部時鐘脈沖；對于CHMOS單片機，此引腳應懸浮?？刂菩盘栆_： ALE/PROG、EA/Vpp、PSEN和RST/Vpd ALE：(30腳)：地址鎖存允許信號端/EPROM編程輸入端。 PSEN(29腳)：程序存儲允許輸出端。片外程序存儲器的讀選通信號，低電平有效。 EA/Vpp(31腳)：內部/外部ROM地址選擇信號/固化編程電壓輸入端。EA：為高電平，CPU訪問ROM有兩種情況，當PC中的值小于0FFFH

8、時，執行片內ROM指令；當PC中的值超過0FFFH時，將自動轉向執行片外ROM指令。為低電平時，CPU只執行片外ROM指令。對80C31BH單片機，必須接低電平。Vpp：用于87C51BH編程時輸入編程電壓。RST/Vpd(9腳)：復位信號輸入端/備用電源正端輸入。 RST：高電平有效，其復位信號都是靠外部電路實現。在此輸入端保持兩個機器周期的高電平后，就可以完成復位操作。I/O(輸入/輸出)引腳：P0、P1、P2、P3 說明：P0P3是4個寄存器，也稱為4個端口，是80C51單片機與外界聯系的4個8位雙向并行I/O口。P0口（P0.0P0.7）(3239腳)：一個8位的準雙向I/O口。在訪問

9、片外存儲器時，它分時作為8位地址線和8位雙向數據線；不作總線使用時，可作普通I/O口；其每位的負載能力為8個LSTTL。P1口(P1.0P1.7)(18腳)：一個帶內部上拉電阻的8位準雙向I/O口。P1的輸出緩沖級可驅動（吸收或輸出電流）4個TTL邏輯門電路。對端口寫“1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL）。P2口(P2.0P2.7)(2128腳)：一個帶內部上拉電阻的8位準雙向I/O口。在訪問片外存儲器時，它作為高8位地址線；不作總線使用時，也可做普通I/O口 。其每位的負載能力為4個L

10、STTL。在訪問外部程序存儲器或16位地址的外部數據存儲器時，P2口送出高8位地址數據。在訪問8 位地址的外部數據存儲器（如執行MOVXRI 指令）時，P2 口線上的內容（也即特殊功能寄存器（SFR）區中R2寄存器的內容），在整個訪問期間不改變。 P3口(P3.0P3.7)(1017腳)：一個帶內部上拉電阻的8位準雙向I/O口；P3口除了作為一般準雙向口使用外，每腳還具有第二功能(見表1)； 其每位的負載能力為4個LSTTL。 表1 P3口線第二功能表口線第二功能P3.0RXD(串行口輸入)P3.1TXD(串行口輸出)P3.2(外部中斷0輸入)P3.3(外部中斷1輸入)P3.4T0(定時器0的

11、外部輸入)P3.5T1(定時器1的外部輸入)P3.6片外數據存儲器寫選通控制輸出P3.7片外數據存儲器讀選通控制輸出定時/計數器51系列單片機內部設有兩個可編程的16位定時/計數器T0、T1。它們均可用作定時控制、延時以及對外部事件計數。定時/計數器結構與工作原理兩個16位定時/計數器：T0和T1。分別由兩個8位專用寄存器組成，即T0由TH0和TL0構成，T1由TH1和TL1構成，地址分別為8AH8DH。這些寄存器是用于存放定時或計數初值，它們都是以加“1”方式計數，每個定時/計數器都可以由軟件設置成定時工作方式或計數工作方式。TMOD主要用于選定定時器的工作方式，TCON主要用于控制定時器的

12、啟動與停止。其邏輯結構圖如圖4所示。圖4 80C51定時/計數器邏輯結構圖定時器 當工作在定時方式時，計數輸入信號來自內部振蕩器信號，在每個機器周期內定時器的計數器作一次“1”運算，所以，可視為計算機器周期的計數器。因一個機器周期等于12個振蕩脈沖，所以定時器 的計數頻率Fcount=(1/12)*fosc。如晶振為12MHz，則計數周期為：若定時器的計數器“1”產生溢出，則標志定時間到。定時/計數器被設定為某種工作方式后，它就會按設定的工作方式獨立運行，直到加1計數器計滿溢出，才向CPU申請中斷。計數器當工作在計數方式時，外部輸入信號來自引腳T0(P3.4)或T1(P3.5)。外部輸入信號的

13、下降沿將觸發計數，計數器在每個機器周期的S5P2期間采樣外部輸入信號，若一個機器周期采樣值為1，下一個機器周期采樣值為0，則計數器加1，故識別一個從1到0的跳變需2個機器周期。對外部輸入信號最高的計數速率是(1/24)*fosc。對外部計數脈沖的要求：外部輸入信號的高電平與低電平保持時間均需大于一個機器周期。若計數產生溢出，表明計數終止。 定時/計數器工作方式及控制定時/計數器在其工作之前必須將控制字寫入工作方式寄存器和控制寄存器。 工作方式寄存器TMOD功能：用于控制T0和T1的工作方式，格式如表2所示。表2 TMOD格式TMODD7D6D5D4D3D2D1D0(89H)GATEC/TM1M

14、0GATEC/TM1MO定時器1定時器0各位含義：M0、M1：工作方式控制位，可構成下表的4種工作方式，見表3。表3 M0、M1工作方式控制位選擇M1 M0工作方式功能描述0 0方式013位計數器0 1方式116位計數器1 0方式2自動再裝入8位計數器1 1方式3T0：分成兩個8位計數；T1：停止計數C/T：功能選擇位。C/T=0為定時器方式，C/T =1為計數器方式。 GATE：選通控制位。當GATE=0時，只用軟件對TR0(或TR1)置1即可啟動定時器開始工作。當GATE=1時，只有在INT0(或 INT1)引腳為1，且用軟件對TR0(或TR1)置1才能啟動定時器工作。TMOD不能位尋址，

15、只能用字節方式設置工作方式。復位時，TMOD所有位均為0。控制寄存器TCON 作用：控制定時器的啟動、停止以及標志定時器的溢出和中斷情況，TCON的格式如表4所示。表4 TCON格式TCON8FH8EH8DH8CH8BH8AH89H88H(88H)TF1TR1TF0TR0IE1IT1IE0IT0各位含義：TF1：T1溢出標志，T1溢出時由硬件置1，并申請中斷，CPU響應中斷后，又由硬件清0。TF1也可由軟件清0。TF0：T0溢出標志，功能與TF1相同。TR1：T1運行控制位，可由軟件置1或清0來啟動或停止。TR0：T0運行控制位，功能與TR1相同。IE1：外部中斷1請求標志。IE0：外部中斷0

16、請求標志。IT1：外部中斷1觸發方式選擇位。IT0：外部中斷0觸發方式選擇位。復位時，TCON所有位均為0。TCON是可以位尋址的，因此可用位操作指令清溢出或啟動定時器工作。定時/計數器的4種工作方式 每個定時/計數器有4種工作方式，在方式0、1和2，T0和T1的工作方式相同，在方式3，兩個定時器的方式不同。工作方式0 功能：一個13位的定時/計數器。邏輯結構圖如圖5所示。圖5 工作方式0邏輯結構圖說明：以T0為例。在這種方式下，16位寄存器(TH0和TL0)只用13位。其中：TL0的高3位未用，低5位也是整個13位的低5位，TH0占高8位。當TL0的低5位溢出時，向TH0進位，而TH0溢出時

17、，向中斷標志TF0進位(稱硬件置位TF0)，并申請中斷。確認T0是否完成操作可通過查詢TF0是否置位，或是否產生定時器0中斷。 工作原理：當C/T=0時，多路開關接通內部振蕩器，T0對機器周期加1計數，其定時時間為：t=(213-T0初值)×機器周期當C/T =1時，多路開關與引腳T0(P3.4)相連，外部計數脈沖由引腳T0輸入，當外部輸入信號電平發生由“1”到“0”跳變時，計數器加1，這時T0成為外部事件計數器。當GATE=0時，INT0被封鎖，且僅由TR0便可控制T0的開啟與關閉。當GATE=1時，T0的開啟與關閉取決于INT0和TR0相與的結果，即只有當INT0=1和TR0=1

18、時，T0才被開啟。工作方式1 功能：一個16位的定時/計數器。邏輯結構圖如圖6所示。圖6 工作方式1邏輯結構圖工作原理：幾乎與方式0完全相同，惟一的差別是：在方式1中，定時器是以16位二進制數參與操作，且定時時間為：t=(216-T0初值)×機器周期工作方式2 功能：能重置初值的8位定時/計數器。邏輯結構圖如圖7所示。圖7 工作方式2邏輯結構圖工作原理：方式2可在計數器計滿時自動裝入初值。它把16位的計數器拆成兩個8位計數器，TL0用作8位計數器，TH0用來保存初值，每當TL0計滿溢出時，可自動將TH0的初值再裝入TL0中。工作方式2的定時時間為：t=(28-TH0初值)×

19、機器周期省去用戶軟件中重裝初值的程序，精確的定時。 工作方式3 功能：只適用于T0。T1不能工作在方式3，T1方式3時相當于TR1=0，停止計數（此時T1可用來作串行口波特率產生器）。 邏輯結構圖如圖8所示。圖8 工作方式3邏輯結構圖T0在方式3下被拆成兩個獨立的8位計數器TL0和TH0。其中TL0用原T0的控制位、引腳和中斷源：C/T、GATE、TR0、TF0和T0(P3.4)引腳、INT0(P3.2)引腳。而TH0只能作為定時器使用，它占用了T1的TR1和TF1，即占用了T1的中斷標志和運行控制位。2.2.2 74HC595電路采用帶輸出鎖存器的8位串入并出移位寄存器74HC595作為列驅

20、動器，目的是為了解決列掃描過程中列數據準備與列顯示之間的矛盾問題。74HC595由一個8位串入并出的移位寄存器和一個8位輸出鎖存器組成，兩者的控制是各自獨立的，即數據的準備和數據的輸出可以同時進行。74HC595芯片是一種串入并出的芯片,在電子顯示屏制作當中有廣泛的應用。595是具有8位移位寄存器和一個存儲器，三態輸出功能。 移位寄存器和存儲器是分別的時鐘。數據在SH_CP的上升沿輸入，在ST_CP的上升沿進入的存儲寄存器中去。如果兩個時鐘連在一起，則移位寄存器總是比存儲寄存器早一個脈沖。移位寄存器有一個串行移位輸入（Ds），和一個串行輸出（Q7）,和一個異步的低電平復位，存儲寄存器有一個并行

21、8位的，具備三態的總線輸出，當使能OE時（為低電平），存儲寄存器的數據輸出到總線。引腳說明引腳如圖9所示。圖9 74HC595引腳圖其中，各引腳功能如下：Q0 Q7：并行數據輸出 Q7：串行數據輸出MR：主復位（低電平）SH_CP：移位寄存器時鐘輸入ST_CP：存儲寄存器時鐘輸入OE：輸出有效（低電平）DS：串行數據輸入VCC：電源GND：地功能表74HC595功能表如表5所示，其中：H=高電平狀態 L=低電平狀態 =上升沿 =下降沿 Z=高阻 NC=無變化 ×=無效 當MR為高電平，OE為低電平時，數據在SHCP上升沿進入移位寄存器，在ST_CP上升沿輸出到并行端口。表5 74HC

22、595功能表輸入輸出功能SH_CPST_CPOEMRDSQ7Qn××L×LNCMR為低電平時僅僅影響移位寄存器×LL×LL空移位寄存器到輸出寄存器××HL×LZ清空移位寄存器，并行輸出為高阻狀態×LHHQ6NC邏輯高電平移入移位寄存器狀態0，包含所有的移位寄存器狀態 移入×LH×NCQn移位寄存器的內容到達保持寄存器并從并口輸出LH×Q6Qn移位寄存器內容移入，先前的移位寄存器的內容到達保持寄存器并出2.2.3 74HC15474HC154是一款高速CMOS器件，74HC15

23、4引腳兼容低功耗肖特基TTL（LSTTL）系列。74HC154譯碼器可接受4位高有效二進制地址輸入，并提供16個互斥的低有效輸出。74HC154的兩個輸入使能門電路可用于譯碼器選通，以消除輸出端上的通常譯碼“假信號”，也可用于譯碼器擴展。該使能門電路包含兩個“邏輯與”輸入，必須置為低以便使能輸出端。任選一個使能輸入端作為數據輸入，74HC154可充當一個4-16的多路分配器。當其余的使能輸入端置低時，地址輸出將會跟隨應用的狀態。74HC154 4線-16線譯碼器/解調器具有如下特點：將4個二進制編碼輸入譯成16個彼獨立的輸出之一。 將數據從一個輸入線分配到16個輸出的任意一個而實現解

24、調功能。  輸入箝位二極管簡化了系統設計。  與大部分TTL和DTL電路完全兼容。引腳說明引腳圖如圖10所示。圖10 74HC154引腳圖其中，各引腳表示如下：117 ：輸出端18、19：使能輸入端、低電平有效2023地址輸入端 74HC154這種單片4線-16線譯碼器/解調器非常適合用于高性能存儲器的譯碼器。當兩個選通輸入G1和G2為低時, 它可將4 個二進制編碼的輸入譯成16個互相獨立的輸出之一。實現解調功能的辦法是：用4個輸入線寫出輸出線的地址，使得在一個選通輸入為低時數據通過另一個選通輸入。當任何一個選通輸入是高時，所有輸出都為高。其真值表如表6所示。表6 74HC

25、154真值表輸入選定輸出G1G2DCBALLLLLLY0LLLLLHY1LLLLHLY2LLLLHHY3LLLHLLY4LLLHLHY5LLLHHLY6LLLHHHY7LLHLLLY8LLHLLHY9LLHLHLY10LLHLHHY11LLHHLLY12LLHHLHY13LLHHHLY14LLHHHHY15XHXXXX無HXXXXX無2.3程序流程圖主程序流程圖如圖11所示。開始初始化上移顯示卷簾顯示左移顯示右移顯示圖11 主程序流程圖2.4調試環境本設計使用仿真軟件Proteus和Keil C進行聯合調試。原理圖在Proteus提供的模板中選擇恰當的元器件進行設計繪圖，完成電路的搭建，發現設

26、計中的錯誤及時改正。所有c語言源程序都在Keil C下編寫，對仿真軟件進行相應的設置后，Keil C和Proteus能進行通信，即在Keil C中全速運行程序時，Proteus中的單片機系統也會自動運行。在進行系統軟件的連續調試之前要先進行軟件的初調，就是要使各個子程序模塊運行正確，程序的運行流程正確。軟件調試主要分以下幾個步驟進行：功能子程序的調試:主要是查看每個子程序是否正確，這樣方便查錯。程序流程的調試:主要是查看程序運行的步驟是否正確，在某時刻程序運行所處的位置是否正確，是否能正確運行各個中斷服務程序。2.5仿真電路控制電路設計中采用的是單片機系統，該系統必須要是工作在一個最小系統（指單片機的可以的最小配置系統）。AT89C51的最小系統包括了外界時鐘電路和復位電路，選定一定數量的IO口作為控制口控制外部的各種器件和數據的輸出。根據功能選擇一定的單片機端口添加外圍的器件，具體電路如圖12所示。圖12 仿真電路3、設計總結經過一段時間的工作，終于完成了基于51單片機的LED顯示系統的設計，項目所要求的功能全部達到。通過這次設計收獲頗多，不僅是所作題目涉及到的軟硬件知識還有更為重要的實際經驗和過程中所發現的問題。接手題目之后