1、 體系結構課后習題答案第二章 1，設A,B,C的內存地址分別是Ai,Bi,Ci,i從1到1000 LOAD M (Ai) ADD M (Bi) STOR M(Ci)2, a LOAD M (2) 00000001|000000000010b 一次3,在IAS機上讀取一個值的過程如下：IR中操作碼控制總線，存儲器地址XMAR,MAR中值地址總線X中數據數據總線，數總線地址MBR寫入一個值：IR中操作碼控制總線，存儲器地址XMAR,MAR值地址總線MBR值數據總線，數據總線值X4,程序代碼：LOAD M(0FA) ADD M(0FB) LOAD M(0FA) JUMP +M(08D,0:19) L

2、OAD M(0FA) ADD M(0FB) 程序代碼意圖：首先裝入0FA值，然后與0FB相加，再裝入0FA值，若AC中值非負，取0FA左指令再裝入（0FA）將0FB的值相加后裝入AC中5，如圖所示6,便于同時存取兩個連續地址序號的存儲單元，提高訪問速度7,(1)存儲器數據傳輸率快了32倍(2)數據通道最大數目增大了一倍(3)單通道最大數據傳輸速率提升了5倍。各種技術的使用，提升了整機的性能。8,回答正確，但是不適合用戶理解。MAC機的時鐘速率是1.2ghz，P4為2.4ghz，而時鐘速率在一定程度上反映了計算機的執行速度，所以P4的機器可能是目前最符合用戶要求的機型。9,在這種表示方法中，10

3、個管表示了十個數字，而使用二進制可以表示 個數字10,（畫圖） 略11， MIPS=*12,MIPS=*CPI(VAX)=5,CPI(IBM)=1.39IC13,CPI=(1+2+2+2)/=7* MIPS=* =*=5.71* T=7*=1.75*14,a:算術平均法適用于較多程序，抖動較大調和平均發適用于較少程序，抖動較小 b:計算機A Ra=1/4(100+0.1+0.2+1)25 MIPS Rb=4/(1/100+10+5+1)=0.25 MIPS 計算機B Ra=1/4(10+0.1+1+1/8)=3.06 Rb=4/(0.11108)0.21 計算機C Ra=1/4(5+5+2+1

4、)=3.25 Rb=4/(0.2+0.2+0.5+1)2.1 故 CAB第三章1 步驟一 存儲器 CPU寄存器 1 0011 1 pc 2 5940 ac 3 26 0011 ir 5 0003 6 步驟二 存儲器 CPU寄存器 1 0011 2 pc 2 5940 0003 ac 3 26 0011 ir 5 0003 6 步驟三 存儲器 CPU寄存器 1 0011 2 pc 2 5940 0003 ac 3 26 5940 ir 5 0003 6 940 0003步驟四 存儲器 CPU寄存器 1 0011 3 pc 2 5940 0006 ac 3 26 5940 ir 5 0003 33

5、6 6 940 0003步驟五 存儲器 CPU寄存器 1 0011 3 pc 2 5940 0006 ac 3 26 26 ir 5 0003 6 940 0003步驟六 存儲器 CPU寄存器 1 0011 4 pc 2 5940 0006 ac 3 26 26 ir 5 0003 6 00063.2 步驟一中詳細解釋:Pc中內容為300，將PCMAR，然后將第一條指令裝入數據總線，數據總線MBR，MBRIR3.3 (a)最大可直接尋址的容量是 b (b),1,取一次指令要兩次訪問存儲器 2,將降低存儲器容量 (c) 程序計數器和指令寄存器各需要24位和8位。3.4 (a)0() (b) 0(

6、) (c)I/O模塊與CPU互連的特點 (d) 個，1個。因為總共只有16位cpu地址，故處理器只能支持（16I/O端口位數）的位數3.5T=1/2*,外部數據總線L1=16，L=32(1) f=1/t=2* v=*fb/s(2) 能提高性能，由公式v1/T*可知f與L變大都可以提高傳輸速率3.6(1)電傳輸入INPRINPRCPU（經I/O模塊）CPUOUTR（經I/O模塊）OUTR電傳輸出 (2)設置優先級，cpu處理為1，cpu通過I/O模塊向外輸出或者輸入為2，電傳輸入/輸出為3.設置中斷允許位，當優先級較低的操作遇到高優先級操作的中斷請求時，置IEN1，允許中斷，從而實高速cpu處理

7、與低速I/O處理的協調。3.7(1)(2)傳指令時，為相同的傳輸速率 傳數據時，仍然為倍差3.8 這段時間一定比時鐘周期小。因為鏈式反應在一個時鐘周期開始的時候應判斷各主控方的優先級，只有該時間周期小于時鐘周期才能即調整優先級又實現各主控方各自的操作。3.9 減小工作量，提高效率。因為不用判斷優先級為16的設備的TR線，任一高優先級設備可搶占該設備時間片，只有TR0TR15都無效時，TR16自然使用時間片。3.10 (1) 因為中斷就是為了提高高速設備的使用效率，平衡高低速設備。故優先級越低，其速率就越低，其余高優先級操作耗時都比其少，所以TR16的平均等待時間就最低。（在該特定設備中） (2

8、) 若其余操作一直請求使用時間片，這種條件下不成立。3.11（a）時鐘周期T = 1 / f = 100 ns 讀總線周期 = 2.5T = 250 ns（b）250 20 = 230 ns 處理器至少應在230ns時將數據放到總線上3.13（a）總線時鐘周期 = 1 / f * 109 ns =200 ns Write信號寬度 = 50 * 200 = 1000（b） （c）3.14（a）原周期 = 4 + 4 * 3 =16時鐘周期 4 * 2 /16 = 50%（b）原周期 = 4 + 3 * 3 + 13 = 26時鐘周期 4 * 2 / 26 = 30.8%3.15（a）Intel8

9、088的總線寬度為8位 時鐘周期 T = 1 / f = 1 / 8M =125 ns 4 * 8 / 4T = 64M 位/s（b）2 * 8 / 4T = 32M 位/s3.16若使用偶對齊的字，取操作數需要4個存儲器周期（包括取指令），4 *4 / 4M = 4 ms若使用偶對齊的字，取操作數需要8個存儲器周期（包括取指令），8 *4 / 4M = 8 ms3.171 * 20% + 2 * 40% + 4 * 40% = 2.6處理速率相對16位微處理器提高了1.6倍3.18處理器處理完一條指令后才會進入中斷處理周期9 * T = 9 / f = 9 / 10M = 900 ns第四章

10、4.1m=64，k=4組數v=m / k=64 / 4=16=2d， d=4塊數4k=2s，s=12標記=s-d=8位塊大小=2w=128*8=210，w=10主存地址= 標記 組 字84104.2k = 2塊大小=行大小=2w = 16，w = 4尋址單元數=2s+w = 64M= 64*220 s + w = 26，s = 22cache的行數= k*v = k*2d = 8K / 16d = 8標記大小= s d = 14主存地址= 標記 組 字14844.3（a）直接映射地址標記=8行=14字=211111111044416666666619992BBBBBBBB2EEE3（b）全關聯

11、映射地址標記=22字=211111104444416666661999992BBBBBB2EEEEE3（c）兩路組關聯映射地址標記=9組=13字=2111111022044416666660CC19992BBBBBB1770EEE34.4（a）地址長度=s+w=24 尋址單元數=2s+w=224 塊大小=2w=4 主存的塊數=2s=222 Cache行數=m=2r=214 標記大小=s-r=8（b）地址長度=s+w=24 尋址單元數=2s+w=224 塊大小=2w=4 主存的塊數=2s=222 標記大小=s=22（c）地址長度=s+w=24 尋址單元數=2s+w=224 塊大小=2w=4 主存

12、的塊數=2s=222 每組的行數=k=2 組數v=2d=213 Cache行數=k*v=2*213=214 標記大小=s-d=94.5每組的行數=k=4塊大小=行大小=2w=4*4=24，w=4行數=16k / 24 = 210=k*v組數v=210 / 22 = 28 = 2d，d=8標記s d = 20主存地址= 標記 組 字2084對于地址ABCDE8F8，轉化為二進制為：1010 1011 1100 1101 1110 1000 1111 1000塊號j=1010 1011 1100 1101 1110 1000 1111 1000 / 2w 組號i=j mod v=（1010 101

13、1 1100 1101 1110 1000 1111 1000 / 24）mod 28 =27+23 + 22 + 2 + 1=143故地址ABCDE8F8映射到cache的第143組中四行中的任意一行4.8（a）塊大小=2w= 8，w=3 行數m=2r=32，r=5 s + w = 16，s = 13主存地址 = 標記 行 字853（b）0001 0001 0001 1011塊號j = 0001 0001 0001 1011 / 8 = 29 + 25 + 21 + 20行號i = j mod m = （29 + 25 + 21 + 20）mod 25 = 3以此類推，1100 0011 0

14、011 0100的行號為6；1101 0000 0001 1101的行號為3；1010 1010 1010 1010的行號為21。另解：0001 0001 0001 1011（00011=3）1100 0011 0011 0100（00110=6）1101 0000 0001 1101（00011=3）1010 1010 1010 1010（10101=21）（c） 0001 1010 0001 1000 0001 1010 0001 1001 0001 1010 0001 1011 0001 1010 0001 1100 0001 1010 0001 1101 0001 1010 0001

15、1110 0001 1010 0001 1111（d）32*8=256（e）標記用來將能裝入同一行的不同塊區分開來。4.11（a）行大小=2w = 64，w = 6 地址長度=s + w =32，s = 26 標記大小= s r = 20，r = 6 主存地址= 標記 行 字2066 尋址單元數=2s+w=232 主存的塊數=2s=226 Cache行數=m=2r=26（b）行大小=2w = 64，w = 6 地址長度=s + w =32，s = 26 主存地址= 標記 字266 尋址單元數=2s+w=232 主存的塊數=2s=226 Cache行數不確定 標記大小=s=26（c）每組的行數=

16、k=4 行大小=2w = 64，w = 6 地址長度=s + w =32，s = 26 標記大小= s d = 9，d = 17 主存地址= 標記 組 字9176 尋址單元數=2s+w=232 主存的塊數=2s=226 Cache組數=v=2d=217 Cache的行數=k*2d =4*217 = 219 標記大小=s d =94.12（a）塊大小=行大小=2w = 16，w = 4 尋址單元數=2s+w= 1M = 220，s + w = 20，s =16 Cache行數=m=2r=64K / 16 = 212，r = 12 標記大小= s r = 4 主存地址= 標記 行 字4124 地址

17、標記=4行=12字=4F0010F00100123401234CABBECABBE（b）F0010 E0011（c）塊大小=行大小=2w = 16，w = 4 尋址單元數=2s+w= 1M = 220，s + w = 20，s =16 主存地址= 標記 字164地址標記=16字=4F0010F0010CABBECABBE（d）塊大小=行大小=2w = 16，w = 4 尋址單元數=2s+w= 1M = 220，s + w = 20，s =16 每組的行數= k = 2 Cache行數=k*2d = 64K / 16 = 212，d = 11 標記大小= s d = 5 主存地址= 標記 組 字

18、5114地址標記=5組=11字=4F00101E001001234001234CABBE192BBE4.13每行用兩位來做標記。最開始裝入四行中的每一行分別標記為0、1、2、3。當0行被引用時，標記不變；當1行被引用時，1行標記改為0，0行標記加1；2行被引用時，2行標記改為0，0、1行標記分別加1；3行被引用時，3行標記改為0，0、1、2行標記分別加1；當把一塊讀入到這組中時，標記就為0，原0、1、2行標記分別加1，3行被替換出去。4.14 對于回寫式Cache，換出一行用30 + 7 * 5=65ns時間。對于寫直達式Cache，行的每次更新都要用30ns將字寫到主存。故，若行換出之前寫入

19、平均超過3次的話，回寫式更有效。4.15（a）對于外層循環，程序停留在對數組a的元素的不斷存取。（b）對于內層循環，在一小段時間內，程序停留在在數組a中某一元素的不斷存取。4.18（a）未命中次數=24 命中率=1 24 / 8 + (18 + 16) * 10 = 93.1%（b）未命中次數=6 命中率=1 6 / 8 + (18 + 16) * 10 = 98.3%4.19（a）106 *8 *0.001 = 8000美分 = 80美元（b）106 *8 *0.01 = 80000美分 = 800美元（c）100 * H + 1200 * (1 H) = 100 * 1.1 H = 99.

20、1%4.21（a）50 + 15 * 5 +2.5 = 127.5 ns（b）原平均存取時間=2.5 * 0.95 + 127.5 *0.05 = 8.75 ns 行增加到128字節后： Cache丟失時存取時間 = 50 + 31 *5 + 2.5 = 207.5 ns 平均存取時間 = 2.5 * 0.97 + 207.5 *0.03 = 8.65 ns 因此降低了平均存取時間。4.22字在Cache的概率 = 0.9，存取時間 = 20 ns字在主存的概率 = 0.1 *0.6 = 0.06，存取時間 = 60 + 20 = 80 ns字在磁盤的概率 = 0.1 * 0.4 = 0.04

21、，存取時間 = 12 + 60 +20 = 92 ns平均存取時間 = 20 * 0.9 + 80 * 0.06 + 92 * 0.04 = 26.48 ns4.24（a）時鐘周期 T = 1 / f = 1 / 16.67M =60 ns 存儲器周期 = 2T*0.9 + 3T * 0.1 = 126 ns（b）2T*0.9 + 5T * 0.1 = 138 ns4.25（a）1M * 2 * 300 / 109 = 60%（b）假設Cache的存取時間為x ns 總線利用率 = (0.5 *2 *x + 0.5 * 2 *300) *1M /109 =(x + 300) /1000 知 x300，故總線利用率 60% 若x300，則總線利用率30%4.26（a）Ta = W * (Tc + Tb) + (1 - W) * Tc + ( 1 - H ) * Tm （b）Ta =Wb * ( Tc + Tm )4.27Ta = H1 * Tc1 + (H2 H1) * Tc2 + (1 H2) * (Tm + Tc1)4.28（a）1 + 4 =5時鐘周期（b）（c）1 + 4 * 4 = 17時鐘周期4.29行大小為一個字時，突發式和非突發式傳送的平均讀丟失代價相