1、現(xiàn)代科學(xué)儀器Modern Scientific Instruments第6期 2010年 12月N o. 6 D e c. 201061基于 Camera Link標(biāo)準(zhǔn)的 DSP+FPGA高速實(shí)時(shí)數(shù)字圖像處理系統(tǒng)設(shè)計(jì)陳炎斌 1金鋼 1,2(1電子科技大學(xué)自動(dòng)化工程學(xué)院 四川成都 611731; 2中國(guó)科學(xué)院光電技術(shù)研究所 四川成都 610209摘要 針對(duì)數(shù)字圖像處理系統(tǒng)數(shù)據(jù)量大、 實(shí)時(shí)性高、 體積小的要求, 介紹了一種基于 DSP (TMS320C6416 和 FPGA (EP2C70 的高速實(shí)時(shí)數(shù)字圖像處理系統(tǒng) , 闡述了該系統(tǒng)的設(shè)計(jì)思路、 硬件結(jié)構(gòu)、 工作原理 , 并詳細(xì)描述了該系統(tǒng)的 C

2、amera Link硬件接 口電路模塊、FPGA 數(shù)據(jù)采集和邏輯控制模塊、DSP 圖像處理模塊。該系統(tǒng)已經(jīng)成功應(yīng)用到實(shí)際項(xiàng)目中、圖像采集效果滿足設(shè) 計(jì)要求。關(guān)鍵詞 DSP; FPGA; Camera Link中圖分類號(hào) TH74A DSP+FPGA High-speed Real-time Digital Image Processing System Based on theStandard of Camera LinkChen Yanbin1,Jin Gang1,2(1 School of Automation , University of Electronic Science and

3、Technology of China, Chengdu 611731, China;2the Institute of Opticsand Electronics , the Chinese Academy of Sciences, Chengdu,610209, China; Abstract Aiming at the requirements of mass data, high real time, small volume of a digital image processing sys-tem, this article introduces a high-speed real

4、-time digital image processing system based on the DSP(TMS320C6416and FPGA(EP2C70, It elaborates the design thinking, hardware architecture, functionality of the system ,and describes in de-tail the Camera Link hardware interface module, FPGA data acquisition and logic control module, image processi

5、ng mod-ule with a DSP as its core. This system has been applied to real projects successfully,and the effect of image acquisition meets the design requirements.Key words DSP;FPGA;Camera Link收稿日期:2010-07-30作者簡(jiǎn)介:陳炎斌 (1982- , 男, 電子科技大學(xué)自動(dòng)化工程學(xué)院控制理論與控制工程專業(yè)在讀碩士研究生, 主要研究領(lǐng)域:智能信息處理、 電力系統(tǒng)自動(dòng)化隨著集成電路技術(shù)的高速發(fā)展 , DSP

6、 和 FPGA 的 功 能 越 來 越 完 善 , 以 DSP+FPGA組 成 的 數(shù) 字 圖像處理系統(tǒng)廣泛應(yīng)用于軍事、 科研、 工農(nóng)業(yè)生產(chǎn)、 醫(yī)療衛(wèi)生等領(lǐng)域, 其優(yōu)點(diǎn)是編程靈活、 算法實(shí)現(xiàn)簡(jiǎn) 單 , 并且在系統(tǒng)軟件開發(fā)中可采用模塊化設(shè)計(jì) , 可提高系統(tǒng)的通用性 , 縮短系統(tǒng)的開發(fā)周期。本 文從硬件系統(tǒng)設(shè)計(jì)的角度出發(fā), 構(gòu)建了一種基于 DSP(TMS320C6416和 FPGA(EP2C70 的高速實(shí) 時(shí)數(shù)字圖像處理系統(tǒng)。1系統(tǒng)結(jié)構(gòu)及工作原理根據(jù) DSP 運(yùn)算能力突出、 FPGA 邏輯控制能力 強(qiáng)的特點(diǎn), 系統(tǒng)主要包括 Camera Link 高速串行傳輸接口 1電路、以 FPGA 為核心的數(shù)

7、字圖像采集及 控制模塊 , 以 DSP 為核心的圖像處理模塊以及圖像顯示模塊。各個(gè)主要模塊的功能如下 :Camera Link 接 口 電 路 : 對(duì) Camera Link 數(shù) 碼 相 機(jī) 產(chǎn) 生 的 LVDS 串 行 高 速 圖 像 信 號(hào) 通 過 DS90CR286芯片轉(zhuǎn)換成并行 TTL 信號(hào), 并將 TTL 信號(hào)輸入至 FPGA 模塊。FPGA 模塊 : 該模塊的主要功能是 : 一、 產(chǎn)生 系統(tǒng)所需要的邏輯控制信號(hào); 二、 為各芯片提供時(shí)鐘 信號(hào); 三、 對(duì)輸入圖像進(jìn)行預(yù)處理。DSP 模塊 : 對(duì) FPGA 預(yù)處理后的圖像進(jìn)行目 標(biāo)檢測(cè)、 識(shí)別與跟蹤等復(fù)雜的圖像處理運(yùn)算。DSP 模塊是整個(gè)系統(tǒng)的核心。圖像顯示模塊 : 對(duì) FPGA 輸出的經(jīng) DSP 處理 后的目標(biāo)信號(hào)進(jìn)行 D/A轉(zhuǎn)換 , 并疊加同步信號(hào)后 形成標(biāo)準(zhǔn)的視頻 , 實(shí)現(xiàn)對(duì)處理結(jié)果的顯示。實(shí)時(shí)圖像處理系統(tǒng)結(jié)構(gòu)如圖 1所示。 4DSP 圖像處理模塊以 DSP 位核心的