1、收稿日期 :2001208229作者簡介 :張曉飛 (19752 , 男 , 湖南婁底人 , 博士生 , 主要從事 D SP 技術應用 、 數字圖像處理及紅外圖像處理 。 文章編號 :100422474(2002 0320247204基于 D SP 成像系統(tǒng)的視頻圖像采集部分的實現(xiàn)張曉飛 , 袁祥輝(重慶大學 光電工程學院 , 重慶 400060摘要 :介紹了一種以 D SP 為核心的成像系統(tǒng)中 , FPGA 作為主要控制單元 , 用 D SP 控制實現(xiàn)了黑白全電視 信號圖像數據采集 。 文章在介紹了系統(tǒng)的組成原理的基礎上 , 詳細討論了采集部分的結構和 FPGA 的控制邏輯 ,D SP 響應

2、中斷實現(xiàn)數據轉移及存儲 。 這種設計具有功能集成 , 實現(xiàn)簡單 , 修改方便等優(yōu)點 , 能得到滿意的圖像結果 。關鍵詞 :數據采集 ; D SP ; FPGA 中圖分類號 :文獻標識碼 :ADa t a Acquisiti on for V i deo I mage on I mag i n g Syste m Ba sed on D SPZHANG X i a o -fe i , Y UAN X i a ng -hui(Op toelectronic Engineering College , Chongqing U niversity , 400044, China Abstract :I

3、n i m aging syste m , FPGA is used as a m ain l it , tro l on fo rblack 2w h ite video signal . In th is paper , the p i is expounded in de 2tail , such as con structi tro l l con tro l and in terup t res pond . T he advan 2tage of th is in m p and easy to modify .Key ; ; D SP1引言隨著科學技術的高速發(fā)展 , 圖像數字化處

4、理在軍事 、 科研 、 工農業(yè)生產 、 醫(yī)療衛(wèi)生等領域的應用越 來越廣泛 。 例如在紅外熱像儀成像系統(tǒng)中 , 由于紅外 焦平面固有的非均勻性 , 在紅外圖像處理過程中 , 必 須對每幀中的每個像元素進行非均性的校正處理 , 才能達到較好的效果 。 因而必須對模擬信號數字化 , 本文通過對 C M O S 圖像傳感器輸出的黑白電視信 號進行視頻采集 , 獲得數字圖像信號 , 以便實現(xiàn)數字 圖像的處理 。本系統(tǒng)采用 PC 機和基于 D SP 的數字信號處理 板 (數字板 構成的主從式成像系統(tǒng) 。 采用計算機作 為主機 , D SP 作為輔助機的主從式結構 。 本文主要 介紹本系統(tǒng)的視頻圖像采集部分

5、采用 FPGA 進行 邏輯控制以及用 D SP 進行中斷取數實現(xiàn)數據采 集 。 2系統(tǒng)組成及基本原理一個完整的成像系統(tǒng)不但要具備圖像信號的采 集功能 , 還要求能對圖像進行實時顯示 , 且要求完成圖像信號的分析及處理算法 (如圖像壓縮等 。 通常 這些算法的運算量大 , 同時又要滿足實時顯示的要 求 , 因此采用高速 D SP 芯片作為數據核心處理單 元 。 另外 , 要求系統(tǒng)滿足通用性的同時 , 針對不同的 應用和不斷出現(xiàn)的新處理方法 , 還要使系統(tǒng)便于功 能的改進和擴展 。為此 , 我們以 PC 機為主機 , 以 T I 公司的 D SP (TM S 320C 6201 作為數字信號處理板

6、 的核心 1, 2, 用 FPGA 作為系統(tǒng)數據采集的控制部 分 , 設計出紅外圖像處理系統(tǒng) 。 圖 1是基于 D SP 的 紅外成像系統(tǒng)的原理圖 。 本文將詳細闡述本系統(tǒng)數 據采集部分的實現(xiàn)方法 。3采集系統(tǒng)的構成311信號說明采用黑白電視信號作為模擬輸入 , 以 FPGA 作 為采集系統(tǒng)的控制單元 , 進行邏輯控制實現(xiàn)采樣 。 黑 白 電視信號說明如下 3(復合視頻信號波形見圖 2 :(1 描方式為隔行掃描 ; (2 每秒 50場 , 場周期為 20m s , 每場 31215行 , 行周期為 64s ;第 24卷第 3期壓電與聲光V o l . 24N o . 32002 年 6月P I

7、EZ O EL ECTR I CS &A COU STOO PT I CSJune 2002 圖 1基于 D SP 的成像系統(tǒng)的原理圖圖 2復合視頻像信號波形(3 ,25個行同期 , 215個行周期 , 行消隱期寬度為 12s , 行同步脈沖寬度為 417s ; (4 系統(tǒng)采用逐場采集電視信號 , 每場的圖像 大小為 256×256像素 , 灰度值為 256。 312視頻信號復合同步信號提取4采用視頻同步分離器 LM 1881芯片來完成這一 功能 , LM 1881可從 0152V 標準負極性 N T SC 制 、 PAL 制或 SECAM 制視頻信號中提取組合同 步 、 場

8、同步 、 奇偶場識別等信號 , 這些信號都是進行 圖像數字采集所需要的同步信號 , 有了它們 , 才能確 定在哪一場 、 哪一行 。因此 , 選用 LM 1881獲取復合 同步信號 , 能十分方便地提取采集同步信號 , 使電路 變得更簡單 , 該部分電路圖和信號波形如圖 3所示 。圖 3 LM 1881復合同步信號提取電路及信號波形313 FPGA 與 D SP 數據交換部分的工作原理及工作過程數據交換部分用一個 4K 雙口 RAM 作為圖像 數據存儲區(qū) , 。 , 應, 4K 的雙口 RAM 劃分成兩塊圖像 緩存區(qū)域 , 假設前 2K 為 RAM 1, 后 2K 為 RAM 2, 每塊大小為

9、 2K , 在系統(tǒng)工作的任一時刻 , 一塊緩存用于圖像的采集 , 采集部分向該存儲區(qū)寫圖像數 據 ; 另一塊用于外部對圖像的讀取 , D SP 可以讀取 該存儲區(qū)中的圖像數據 。 雙緩存結構的一個重要特 點在于 D SP 對存儲區(qū)的數據操作是隨著雙口 RAM 存 儲 地 址 來 回 切 換 的 。 當 A D 轉 換 數 據 寫 滿 RAM 1時 , FPGA 會向 D SP 發(fā)出一個中斷信號 , 此時 , D SP 讀取 RAM 1中的數據 , 同時 , A D 轉換數 據寫入 RAM 2, 當 RAM 2中的數據寫滿時 , FP 2GA 會向 D SP 發(fā)出一個中斷信號 , 此時 , D

10、SP 讀取 RAM 2中 的 數 據 , 同 時 , A D 轉 換 數 據 寫 入 RAM 1, 如此交替 , 實現(xiàn)數據的寫入與讀取同時進行 。由于 D SP 讀取雙口 RAM 中數據的速度遠遠大 于 A D 轉換寫入數據的速度 , 為允許采集與外部訪 問的同時進行 , 實現(xiàn)兩塊存儲區(qū)操作的乒乓式切換 , 滿足數據的實時交換的要求 。系統(tǒng)的工作過程為 :(1 D SP 通過 ENAD 信號控制采集系統(tǒng)的運行 , 當 ENAD =1時 , 數據采集系統(tǒng)開始工作 , 則數 據通過 A D 不斷地送入雙口 RAM , 且雙口 RAM 每隔 2K 發(fā)出一個中斷 , 通知 D SP 讀取前一段已完成轉

11、換的數據 。(2 當 ENAD =0即系統(tǒng)停止工作時 , 采集時 248壓電與聲光 2002年鐘為低電平 , 存儲器片選均為低電平 (片選為高電平 有效 , 整個系統(tǒng)處于低能耗的待命狀態(tài) 。 314 FPGA 采集控制部分的邏輯結構實際上一場視頻圖像有 31215行 , 場消隱期寬 度為 25個行周期 , 為使圖像的采集行范圍不落入場 消隱期中 , 我們確定一場的采集從場同步滯后 32個 H S 脈沖開始 , 采集 256行后停止 , 這樣可保證不會采到消隱電平 。 圖像每行時間為 64s , 其中行消隱 期寬度為 12s , 行消隱期中有 417s 的行同步頭 , 行同步頭在消隱期中的位置一

12、般靠前 。 我們確定從采集行行同步滯后 7s 后開始采集 (滯后時間可視 具體信號稍加調整 , 采集時鐘為 5M H z , 采 256個 點需要 5112s ?？梢杂靡粋€ 8分頻的計數器 , 將 40M 的輸入時鐘 CLOCK 變換為 5M 的采集時鐘 AD CL K 。根據 313中說明的系統(tǒng)工作過程 , FPGA 的控 制邏輯過程為 :當 ENAD =0時 , 采 集 系 統(tǒng) 停 作 , L I N E =0, EN = 當 ENAD =1時 , 系統(tǒng)處于采集狀態(tài) , 采集一場 圖像的過程為首先 ENAD 與 H S 通過 A D 啟動控制部分合 成后 , 使啟動 A D , 只有 H

13、S 上升沿到來后 , 才讓 H S 通過 , 從而保證采集的圖像為完整的一幀圖像 。 同時 H S 上升沿到來后 , 對所有計數器及觸發(fā)器清零 。 H S上升沿后 , 場消隱延時用來對 CSO 計數 , 以保證計 數 32周期后 , 此時場消隱期已過 , 可以采集圖像了 。 行同步計數器對 CSO 進行計數 。 在計數的每一行 中 , 當 CSO 上升沿到來時 , 行消隱延時對 AD CL K 計數 , 計數在到 32時 , 此時行消隱已過 , 點同步計數 器開始對 AD CL K 計數 。 當行同步計數達到 256后 停止計數 , 此時一幀圖像采集完畢 。等待下一個 H S 到來 。圖 4為

14、 FPGA 。設 , 本系統(tǒng)選 Spartan XL 系列 在 Foundati on 3. 1I 上完成設計 , 且下載到芯片驗證 。圖 4 FPGA 采集控制部邏邏輯原理框圖315 D SP 實現(xiàn)中斷控制取數FPGA 發(fā)出的 AD I N T 與 D SP 的外部 I N T 7相連 , 用于實現(xiàn) D SP 的中斷取數 , 由于 FPGA 每隔 2K 發(fā)出一個中斷 , 因雙口 RAM 的大小為 4K , 因而必須采用中斷實現(xiàn)取數 。 具體實現(xiàn)為在 D SP 內設 置中斷 , 當外部中斷信號來到時 , 則響應中斷服務程 序 , 執(zhí)行中斷響應 。 如此反復 , 直到完成一幀圖像采 集 。用 C

15、 語言編寫的 D SP 中斷主程序及中斷響應 服務程序如下 (讀取一幀圖像 :flag =0; coun t =32;vo id m ain ( I CR =0x 80;IER =0x 0083; enable in t 7(start in t CSR =1;3(un signed vo latile in t 3 ADADDR =0x 1F ; ad startw h ile (1 w aitng fo r in trup t第 3期 張曉飛等 :基于 D SP 成像系統(tǒng)的視頻圖像采集部分的實現(xiàn) 249if (coun t =0 break ; 3(un signed vo latile

16、in t 3 ADADDR =0x 0; ad stopCSR =0x 100; disable all in terrup tsIER =1; disable all in terrup ts excep t NM I I CR =0xffff ; clear all pending in terrup ts in terrup t vo id start in t ( 3中斷服務程度 3 if (flag =0 w h ile (b 0<0x 2000 3(un signed vo latile in t 3 (0x 400000+b 1 =3(un signed vo latile

17、 in t 3 (0x 1400000+b 0 & 0xFFF ; b 0=b 0+4; b 1=b 1+4; flag =1; else if (flag =1 w h ile (b 0<0x 4000 3(un t 3=3(un 0x +b 0 & 0xFFF ; b 0=b 0+4; b 1=b 1+4; b 0=0; flag =0; coun t 22;在中斷矢量表中要中斷 7處進行設置 , 以便有外 部中斷時執(zhí)行相應的中斷服務程度 , 設置語句為 : I N T 7:b start in t程序中 I CR 為中斷設置寄存器 , IER 為中斷使 能寄存器 ,

18、 CSR 為控制狀態(tài)寄存器 。 ADADDR 為 AD 啟動 關閉控制字 。 F lag 標記用于識別讀取的數 據是 4K 雙口 RAM 的前或后 2K 的標記 。 coun t 用于 一幀中斷次數的記數 (2K 332=64K , 雙口 RAM 在 D SP 和 存 儲 器 中 對 應 的 存 儲 器 位 置 為 0x 1400000, 因而在搬數時 , 對 0x 1400000進行操作 。4結束語采集到的數據通過 PC I 口實現(xiàn) PC 機實現(xiàn)數據 交 換 , 由 于 PC I 口 實 現(xiàn) 交 換 數 據 快 (可 高 達 120 M byte s , 且可方便地讀取板卡上內存處的數據實 現(xiàn)數據交換 , 便于系統(tǒng)的實現(xiàn) 。 圖 5是系統(tǒng)通過 PC I 口實現(xiàn)讀數和顯示獲得的 256×256點 , 按 256級灰度 顯示所得的圖像 。 通過實驗表明 , 該系統(tǒng)可以獲得理 想清晰的平滑圖像 , 實驗結果較為滿意 。圖 5采集得到的 256×256點 , 按 256級灰度圖像 參考文獻 :1ZHAN G X iao 2fei ,