計算機組成與結構_第1頁
計算機組成與結構_第2頁
計算機組成與結構_第3頁
免費預覽已結束,剩余1頁可下載查看

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、南京工程學院試卷(A卷)2017 /2018 學年 第一學期共4頁第1頁課程所屬部門:計算機工程學院課程名稱:計算機組成與結構考試方式: 閉卷使用班級:數字媒體151,數字媒體152,數字媒體153,網絡工程151網絡嵌入151,網絡嵌入152,跟班重修命 題人: 錢瑛 教研室主任審核: 主管領導批準: 一、單項選擇題(請在每小題的4個備選答案中,選出一個最佳答案,共15小題,每小題 2分,共30分)1、馮諾依曼計算機中指令和數據均以二進制形式存放在存儲器中,CPU區分它們的依據是( )。A.指令和數據所在的存儲單元B.指令和數據的尋址方式C.指令周期的不同階段D.指令操作碼的譯碼結果2、MA

2、R和MDR勺位數分別為()。A.地址碼長度、存儲字長B.存儲字長、存儲字長C.地址碼長度、地址碼長度D.存儲字長、地址碼長度3、程序P在機器M上的執行時間是20秒,編譯優化后,P執行的指令數減少到原來的70%而CPI增加到原來的倍,則P在M上的執行時間是(。秒 秒 秒秒4、當前設計高性能計算機的重要技術途徑是()。A. 提高CPU主頻B.擴大主存容量C.采用非馮諾依曼體系結構D.采用并行處理技術5、如果X為負數,由X補求-X補是將()。A.X補各值保持不變B.X補符號位變反,其他各位不變C.X補除符號位外,各位變反,末位加1D.X補連同符號位一起變反,末位加16、 float類型(即IEEE7

3、54單精度浮點數格式)能表示的最大正整數是()。B. 2 127-2 104D. 2 128-21047、 存儲器的存取周期是指()。A.存儲器的讀出時間B.存儲器的寫入時間C. 存儲器進行連續讀寫或寫操作所允許的最短時間間隔D. 存儲器進行一次讀或寫操作所需的平均時間&下面是有關DRAM和SRAM存儲器芯片的敘述,通常情況下,錯誤的是()。(1)DRAM芯片的集成度比SRAM高(2)DRAM芯片的成本比 SRAM高(3)DRAM芯片的速度比SRAM快(4)DRAM芯片工作時需要刷新,SRAM芯片工作時不需要刷新A.( 1)和(2)B.(2)和(3)C.( 3)和(4)D.( 1)和(

4、4)9、 在Cache中,常用的替換策略有:隨機法(RAN)先進先出法(FIFO)、最近最少使用 (LRU ,其中與局部性有關的是()。A.隨機法(RANDB.先進先出法(FIFO)C.最近最少使用(LRUD.都不是10、以下敘述錯誤的是()。A. 為了便于取指,指令的長度通常為存儲字長的整數倍。B. 單地址指令是固定長度的指令C. 單字長指令可加快取指令的速度D. 單地址指令可能有一個操作數,也可能有兩個操作數。11、 在指令格式中,采用擴展操作碼設計方案的目的是()。A.減少指令字長度B.增加指令字長度C. 保持指令字長度不變而增加指令的數量D. 保持指令字長度不變而增加尋址空間12、在指

5、令尋址的各種方式中,獲取操作數最快的方式是()。A.直接尋址B.立即尋址C.寄存器尋址D.間接尋址13、 計算機工作的最小時間周期是()oA.時鐘周期B.指令周期周期D.機器周期14、下列部件不屬于控制器的是()A.指令寄存器C.程序狀態字寄存器15、指令譯碼是對(B.程序計數器D.時序電路)進行譯碼。A.整條指令B.指令的地址碼字段C.指令的操作碼字段D.指令的地址二、簡答題(本題4小題,每小題8分,共32分)1、如何表示一個數值數據?計算機中的數值數據都是二進制數嗎?2、試分析CISC和RISC的主要特點。3、什么是微指令?它和指令有什么關系?4、請簡述硬布線控制單元設計的步驟。三、(本題

6、8分)某機共有52個微操作控制信號,構成5個相斥類的微命令組,各組分別包含5,8,2,15,22個微命令。已知可判斷的外部條件有兩個,微指令字長28位。按水平型微指令格式設計微指令,要求微指令的下地址字段直接給出后繼微指令地址。四、(本題10分)設機器字長為5位(含1位符號位,n=4),x=,y=,采用Booth算法求 x*y。五、(本題10分)某計算機的Cache采用兩路組相聯映像,已知 Cache容量為8KB主存 容量為1MB每個字塊有64字節。當前cache映像如圖所示。判別 CPU分別發出47FB8H 和8C02AH主存地址時是否命中cache。若命中,請寫出cache的地址。(圖中未注明的cache 塊號表明沒有裝入主存塊。主存按字節編址。)標記Cache00塊組1塊1010001110塊組1塊111111111111111111620塊組010001111塊63010001000塊組1塊六、下圖是一個簡化了的CPU與主存連接結構示意圖(圖中省略了所有的多路選擇器)。其 中有一個累加寄存器(ACC、一個狀態數據寄存器和其他 4個寄存器:主存地址寄存器(MAR、主存數據寄存器(MD、程序寄存器(PC、和指令寄存器(IR),各部件及其之間 的連線表示數據通路,箭頭表示信息傳遞方向

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論