1、單片機復位電路匯總復位電路的作用在上電或復位過程中，控制CPU的復位狀態：這段時間內讓CPU保持復位狀態，而不是一上電或剛復位完畢就工作，防止CPU發出錯誤的指令、執行錯誤操作，也可以提高電磁兼容性能。無論用戶使用哪種類型的單片機,總要涉及到單片機復位電路的設計。而單片機復位電路設計的好壞,直接影響到整個系統工作的可靠性。許多用戶在設計完單片機系統,并在實驗室調試成功后,在現場卻出現了“死機”、“程序走飛”等現象,這主要是單片機的復位電路設計不可靠引起的。基本的復位方式單片機在啟動時都需要復位，以使CPU及系統各部件處于確定的初始狀態，并從初態開始工作。89系列單片機的復位信號是從RST引腳輸

2、入到芯片內的施密特觸發器中的。當系統處于正常工作狀態時，且振蕩器穩定后，如果RST引腳上有一個高電平并維持2個機器周期(24個振蕩周期以上，則CPU就可以響應并將系統復位。單片機系統的復位方式有：手動按鈕復位和上電復位 1、手動按鈕復位手動按鈕復位需要人為在復位輸入端RST上加入高電平（圖1）。一般采用的辦法是在RST端和正電源Vcc之間接一個按鈕。當人為按下按鈕時，則Vcc的+5V電平就會直接加到RST端。手動按鈕復位的電路如所示。由于人的動作再快也會使按鈕保持接通達數十毫秒，所以，完全能夠滿足復位的時間要求。圖12、上電復位AT89C51的上電復位電路如圖2所示，只要在RST復位輸入引腳上

3、接一電容至Vcc端，下接一個電阻到地即可。對于CMOS型單片機，由于在RST端內部有一個下拉電阻，故可將外部電阻去掉，而將外接電容減至1µF。上電復位的工作過程是在加電時，復位電路通過電 容加給RST端一個短暫的高電平信號，此高電平信號隨著Vcc對電容的充電過程而逐漸回落，即RST端的高電平持續時間取決于電容的充電時間。為了保證系統能夠可靠地復位，RST端的高電平信號必須維持足夠長的時間。上電時，Vcc的上升時間約為10ms，而振蕩器的起振時間取決于振蕩頻率，如晶振頻率為10MHz，起振時間為1ms；晶振頻率為1MHz，起振時間則為10ms。在圖2的復位電路中，當Vcc掉電時，必然會

4、使RST端電壓迅速下降到0V以下，但是，由于內部電路的限制作用，這個負電壓將不會對器件產生損害。另外，在復位期間，端口引腳處于隨機狀態，復位后，系統將端口置為全“l”態。如果系統在上電時得不到有效的復位，則程序計數器PC將得不到一個合適的初值，因此，CPU可能會從一個未被定義的位置開始執行程序。圖23、積分型上電復位常用的上電或開關復位電路如圖3所示。上電后，由于電容C3的充電和反相門的作用，使RST持續一段時間的高電平。當單片機已在運行當中時，按下復位鍵K后松開，也能使RST為一段時間的高電平，從而實現上電或開關復位的操作。根據實際操作的經驗，下面給出這種復位電路的電容、電阻參考值。圖3中：

5、C：1uF，Rllk，R210k圖3 積分型上電復位電路專用芯片復位電路：上電復位電路 在控制系統中的作用是啟動單片機開始工作。但在電源上電以及在正常工作時電壓異常或干擾時，電源會有一些不穩定的因素，為單片機工作的穩定性可能帶來嚴重的影響。因此，在電源上電時延時輸出給芯片輸出一復位信號。上復位電路另一個作用是，*正常工作時電源電壓。若電源有異常則會進行強制復位。復位輸出腳輸出低電平需要持續三個(12/fc s或者更多的指令周期，復位程序開始初始化芯片內部的初始狀態。等待接受輸入信號（若如遙控器的信號等）。圖4 上電復位電路原理圖上電復位電路原理分析5V電源通過MC34064的2腳輸入，1腳便可

6、輸出一個上升沿，觸發芯片的復位腳。電解電容C13是調節復位延時時間的。當電源關斷時，電解電容C13上的殘留電荷通過D13和MC34064內部電路構成回路，釋放掉電荷。以備下次復位啟用。四、上電復位電路的關鍵性器件關鍵性器件有：MC34064 。圖6 內部結構框圖輸入輸出特性曲線：上電復位電路關鍵點電氣參數MC34064的輸出腳1腳的輸出(穩定之后的輸出如下圖所示：三極管欠壓復位電路欠壓復位電路工作原理（圖6）w 接通電源，5V電壓從“0V”開始上升，在升至3.6V之前，穩壓二極管DH03都處于截止狀態，QH01(PNP管也處于截止狀態，無復位電壓輸出。w 當5V電源電壓高于3.6V以后，穩壓二

7、極管DH03反向擊穿，將其兩端電壓“箝位”于3.6V。當5V電源電壓高于4.3V以后，QH01開始導通，復位電壓開始形成，當5V電源電壓接近5V時，QH01已經飽和導通，復位電壓達到穩定狀態。圖6 欠壓復位電路圖看門狗型復位電路看門狗型復位電路主要利用CPU正常工作時,定時復位計數器,使得計數器的值不超過某一值;當CPU不能正常工作時,由于計數器不能被復位,因此其計數會超過某一值,從而產生復位脈沖,使得CPU恢復正常工作狀態。典型應用的Watchdog復位電路如圖7所示。此復位電路的可靠性主要取決于軟件設計,即將定時向復位電路發出脈沖的程序放在何處。一般設計,將此段程序放在定時器中斷服務子程序

8、中。然而,有時這種設計仍然會引起程序走飛或工作不正常。原因主要是：當程序“走飛”發生時定時器初始化以及開中斷之后的話,這種“走飛”情況就有可能不能由Watchdog復位電路校正回來。因為定時器中斷一真在產生,即使程序不正常,Watchdog也能被正常復位。為此提出定時器加預設的設計方法。即在初始化時壓入堆棧一個地址,在此地址內執行的是一條關中斷和一條死循環語句。在所有不被程序代碼占用的地址盡可能地用子程序返回指令RET代替。這樣,當程序走飛后,其進入陷阱的可能性將大大增加。而一旦進入陷阱,定時器停止工作并且關閉中斷,從而使Watchdog復位電路會產生一個復位脈沖將CPU復位。當然這種技術用于

9、實時性較強的控制或處理軟件中有一定的困難圖7 看門狗型復位電路比較器型復位電路比較器型復位電路的基本原理如圖8所示。上電復位時,由于組成了一個RC低通網絡,所以比較器的正相輸入端的電壓比負相端輸入電壓延遲一定時間。而比較器的負相端網絡的時間常數遠遠小于正相端RC網絡的時間常數,因此在正端電壓還沒有超過負端電壓時,比較器輸出低電平,經反相器后產生高電平。復位脈沖的寬度主要取決于正常電壓上升的速度。由于負端電壓放電回路時間常數較大,因此對電源電壓的波動不敏感。但是容易產生以下二種不利現象：（1）電源二次開關間隔太短時,復位不可靠;（2）當電源電壓中有浪涌現象時,可能在浪涌消失后不能產生復位脈沖。為此,將改進比較器重定電路,如圖9所示