1、 觸發器第四章第四章 時序邏輯電路時序邏輯電路 時序電路概述 同步時序電路的分析 同步時序電路的設計 小結相關知識回顧：組合電路：組合電路：不含記憶元件不含記憶元件 、無反饋、無反饋、輸出與原來狀態無關。、輸出與原來狀態無關。本章任務：時序電路：時序電路：本章重點： 掌握觸發器的邏輯功能，小規模時序電路的分析方法與設計掌握觸發器的邏輯功能，小規模時序電路的分析方法與設計方法。方法。 含記憶元件含記憶元件 、有反饋、有反饋 、輸出與原來狀態有關。、輸出與原來狀態有關。 介紹基本介紹基本記憶記憶單元電路觸發器，主要內容有電路結構、工作單元電路觸發器，主要內容有電路結構、工作原理和邏輯功能。原理和邏

2、輯功能。 介紹時序電路的基本概念、組成結構、邏輯功能，時序電路介紹時序電路的基本概念、組成結構、邏輯功能，時序電路的分析方法與設計方法。的分析方法與設計方法。 第四章第四章 時序邏輯電路時序邏輯電路 第一節第一節 觸發器觸發器v 觸發器觸發器能夠存儲一位二進制信息的基本單元電路。能夠存儲一位二進制信息的基本單元電路。v 觸發器特點觸發器特點1.具有兩個穩定狀態具有兩個穩定狀態，分別表示邏輯，分別表示邏輯0和邏輯和邏輯1。2.在輸入信號作用下，可從一種狀態翻轉到另一種狀態；在輸在輸入信號作用下，可從一種狀態翻轉到另一種狀態；在輸入信號取消后，入信號取消后，能保持狀態不變。能保持狀態不變。 v 觸

3、發器分類觸發器分類按按觸發方式觸發方式分：電平觸發方式、主從觸發方式及邊沿觸發方式。分：電平觸發方式、主從觸發方式及邊沿觸發方式。按按邏輯功能邏輯功能分：分：RS觸發器、觸發器、D觸發器、觸發器、JK觸發器和觸發器和T觸發器等。觸發器等。RD、SD為為1輸出不變輸出不變一、基本一、基本RS觸發器觸發器11101101（一）與非門構成的基本（一）與非門構成的基本RS觸發器觸發器2. 組成結構組成結構兩個穩定狀態：兩個穩定狀態：1. 邏輯符號邏輯符號Q 輸出：輸出：Q，輸入：輸入：RD，SD RD=1，SD=1：Q=0，Q=1 RD=1，SD=1：Q=1，Q=0&G1QRD&G2Q

4、SDQQRDSDRS&G1QRD&G2QSDRDSDQ Q010 1101 0001 111 不變不變&G1QRD&G2QSD一、基本一、基本RS觸發器觸發器4. 特征表特征表10113. 工作原理工作原理1000 RD、SD同時變同時變為為1時，輸出不穩時，輸出不穩定。定。 RD=0，SD=1：Q=1，Q=0 RD=1，SD=0：Q=0，Q=1 RD=0，SD=0：Q=1，Q=1，且不穩定且不穩定 RD=1，SD=1：Q，Q 保持不變保持不變0101&G1QRD&G2QSD&G1QRD&G2QSDQ： 觸發器原端或觸發器原端或1

5、端端。 RD：置：置0或復位端（低電平有效，邏輯符號上用圓圈表示。）或復位端（低電平有效，邏輯符號上用圓圈表示。）SD：置：置1或置位端（低電平有效）或置位端（低電平有效）Q ：觸發器非端或：觸發器非端或0端端通常將通常將Q端狀態作為觸發器的輸出狀態。端狀態作為觸發器的輸出狀態。一、基本一、基本RS觸發器觸發器 RDSDQ Q010 1101 000 1() 1()11 不變不變4. 特征表特征表QQRDSDRSRDSDQnQn+1 0 0 0 1() 0 0 1 1() 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 15. 5. 特征方程特征方程

6、Qn+1+1卡諾圖卡諾圖特征方程特征方程Qn ：原狀態或：原狀態或現態現態Qn+1+1：新狀態或：新狀態或次態次態輸入同為輸入同為1，輸出不變。，輸出不變。特征表特征表一、基本一、基本RS觸發器觸發器輸入同為輸入同為0，輸出為，輸出為1，但輸入，但輸入同時改變后輸出狀態不定。同時改變后輸出狀態不定。置置1有效，輸出有效，輸出Q為為1。置置0有效，輸出有效，輸出Q為為0。1DDDD1SRQRSQnn約束條件：輸入信約束條件：輸入信號不能同時為零。號不能同時為零。QnRDSD0001111001000111Qn+1一、基本一、基本RS觸發器觸發器（二）或非門構成的基本（二）或非門構成的基本RS觸發

7、器觸發器2. 組成結構組成結構1. 邏輯符號邏輯符號Q 輸出：輸出：Q，輸入：輸入：RD，SDRD SD Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 0()3. 特征表、特征方程特征表、特征方程 0DDDD1SRQRSQnnQQRDSDRS1G1QRD1G2QSD1. 電路組成與工作原理電路組成與工作原理CP=0：狀態保持：狀態保持增加一個控制端，控制觸發器的狀態隨輸入變化增加一個控制端，控制觸發器的狀態隨輸入變化。S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1=1()，CP回到回到0后狀態不定后狀態不定 輸入端

8、輸入端R、S通過與非門通過與非門作用于基本作用于基本RS觸發器。觸發器。CP=1：RS觸發器輸入端均為觸發器輸入端均為1一、基本一、基本RS觸發器觸發器（三）同步（三）同步RS觸發器觸發器第一部分：與非第一部分：與非門門G1和和G2構成基構成基本本RS觸發器觸發器第二部分：第二部分：與非門與非門G3和和G4構成構成控制電路控制電路 G2S&G1QR&QG3S&G4R&CP1 11 1符號：符號：QQRS1R1SCPC12. 2. 特征表特征表01SRQRS Qnn約束條件：輸入不能同時為約束條件：輸入不能同時為1。3. 特征方程特征方程 RSQn+1 00 Qn

9、 01 1 10 0 111()一、基本一、基本RS觸發器觸發器CP=1：S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1=1()（三）同步（三）同步RS觸發器觸發器假設：假設：CP=1時，輸入信號不改變。時，輸入信號不改變。4. 同步同步RS觸發器波形圖分析觸發器波形圖分析SR=00，Q保持保持一、基本一、基本RS觸發器觸發器SR=10，Q置置1SR=01，Q置置0SR=11，當，當CP回到回到低電平時，低電平時，Q不定不定二、主從觸發器二、主從觸發器1. 邏輯符號邏輯符號（一）主從（一）主從RS觸發器觸發器 輸入信號：輸入

10、信號：R、S（高有效）（高有效） 同步同步RS觸發器在觸發器在CP時，時，R、S變化引起變化引起輸出多次改變。輸出多次改變。時鐘輸入：時鐘輸入：CP 主從觸發器有多種：主從主從觸發器有多種：主從RS觸發器、主從觸發器、主從JK觸發器及主從觸發器及主從T觸發器等。觸發器等。異步置異步置0、置、置1：RD、SD （不受（不受CP限制，低有效）限制，低有效）輸出信號：輸出信號：Q、QQQRS1R1SCPC1SDSRDR二、主從觸發器二、主從觸發器2. 組成及工作原理組成及工作原理組成：由兩個同步組成：由兩個同步RS觸發器級聯而成。觸發器級聯而成。 工作原理：工作原理：從觸發器從觸發器主觸發器主觸發器

11、 CP為高電平：主觸發器輸出為高電平：主觸發器輸出A、B按照同步按照同步RS觸發器的功能翻觸發器的功能翻轉，從觸發器的狀態不變，轉，從觸發器的狀態不變，Q狀態狀態保持。保持。 CP變為低電平：信號變為低電平：信號A、B作作為從觸發器為從觸發器S、R信號輸入，從觸信號輸入，從觸發器狀態變化。從觸發器的動作發器狀態變化。從觸發器的動作發生在發生在CP的下降沿。的下降沿。 CP為低電平以后：主觸發器為低電平以后：主觸發器維持原狀態不變，從觸發器的狀維持原狀態不變，從觸發器的狀態不再改變。態不再改變。 時鐘時鐘CP直接作用于主觸直接作用于主觸發器，反相后作用于從觸發器。發器，反相后作用于從觸發器。 主

12、從主從RS觸發器的翻轉只發生在觸發器的翻轉只發生在CP的下降沿。的下降沿。3. 3. 特征表特征表01SRQRS Qnn4. 特征方程特征方程 RSQn+1 00 Qn 01 1 10 0 11 主從主從RS觸發器特征表觸發器特征表二、主從觸發器二、主從觸發器結論：結論：主從主從RS觸發器觸發器的特性方程與的特性方程與同步同步RS觸發器觸發器相同，只相同，只是控制方式不同，邏輯符號亦不同。是控制方式不同，邏輯符號亦不同。QQRS1R1SCPC1SDSRDRQQRS1R1SCPC1二、主從觸發器二、主從觸發器1. 組成組成（二）主從計數觸發器（二）主從計數觸發器2. 邏輯功能邏輯功能R= Qn

13、S= QnnnnnnnQQQQQRSQ1 特征方程表明：每一個特征方程表明：每一個CP的下降沿都會使觸發器的輸出狀的下降沿都會使觸發器的輸出狀態發生一次變化。觸發器以一位二進制數方式記錄態發生一次變化。觸發器以一位二進制數方式記錄CP時鐘信號時鐘信號的個數，稱其為的個數，稱其為計數觸發器計數觸發器，也稱為，也稱為T觸發器觸發器。 3. 邏輯符號邏輯符號QQRS1R1SCPC1SDSRDRQQCPCSDSRDRQQCPC二、主從觸發器二、主從觸發器4. 應用應用 電路連接的特點：第一個觸發器的電路連接的特點：第一個觸發器的CP1端作為計數脈沖端作為計數脈沖CP輸入端，輸入端，Q1與第二個觸發器的

14、與第二個觸發器的CP2端相連，依次有端相連，依次有Qi與與CPi+1相相連，觸發器的輸出連，觸發器的輸出Q4Q3Q2Q1代表四位二進制數。代表四位二進制數。 CPQ1Q11R1SC1SRQ2Q21R1SC1SRQ3Q31R1SC1SRQ4Q41R1SC1SR二、主從觸發器二、主從觸發器4. 應用應用 每一個每一個CP下降沿，都會使下降沿，都會使Q的狀態變化，的狀態變化，Q4Q3Q2Q1代表四代表四位二進制數位二進制數，故稱該電路為四位二進制，故稱該電路為四位二進制計數器計數器。 CP信號頻率每經過一個觸發器頻率減半，信號頻率每經過一個觸發器頻率減半， Q4輸出信號的輸出信號的頻率是輸入脈沖的十

15、六分之一，這種頻率之間的關系稱為頻率是輸入脈沖的十六分之一，這種頻率之間的關系稱為“分分頻頻”。Q1是是CP信號的二分頻，信號的二分頻，Q4是是CP信號的十六信號的十六分頻分頻。 二、主從觸發器二、主從觸發器1. 邏輯符號邏輯符號（三）主從（三）主從JK觸發器觸發器輸入信號：輸入信號：J、K時鐘輸入：時鐘輸入：CP異步置異步置0、置、置1：RD、SD （不受（不受CP限制，低有效）限制，低有效）輸出信號：輸出信號：Q、QQQKJ1K1JCPC1SDSRDR2. 邏輯功能邏輯功能由兩個同步由兩個同步RS觸發器構成觸發器構成CP=0：從觸發器接受主觸發器狀態并動作：從觸發器接受主觸發器狀態并動作C

16、P=1: 主觸發器接受激勵信號并主觸發器接受激勵信號并動作動作二、主從觸發器二、主從觸發器nnnnQKQQJQ1 nnnQKQJQ1 主觸發器主觸發器從觸發器從觸發器1 1 時鐘時鐘CP直接作用于主觸發直接作用于主觸發器，反相后作用于從觸發器。器，反相后作用于從觸發器。 忽略異步輸入信號忽略異步輸入信號RDSD特征表特征表 JKQn+1 00 Qn 01 0 10 1 11 nQ nnQRSQ1特征表特征表 JKQn+1 00 Qn 01 0 10 1 11 nQ 2. 狀態轉換圖和激勵表狀態轉換圖和激勵表 激勵表激勵表 Qn Qn+1 J K 0 0 0 0 1 1 0 0 0 0 0 1

17、1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 10狀態狀態 0狀態狀態 1J=0K=K=0J=J=1K= K=1J= 狀態轉換圖狀態轉換圖二、主從觸發器二、主從觸發器13. 主從主從JK觸發器對激勵信號的要求觸發器對激勵信號的要求CP=1期間期間, 若若J、K變化，觸發器的狀態與特征表不一致。變化，觸發器的狀態與特征表不一致。二、主從觸發器二、主從觸發器 為了使主從觸發器的邏輯功能符合特征表，為了使主從觸發器的邏輯功能符合特征表， 要求要求J、K信信號在時鐘號在時鐘CP上升沿之前輸入，且一直保持到下降沿到來之后。上升沿之前輸入，且一直保持到下降沿到來之后。 （四）

18、主從觸發器（四）主從觸發器JK觸發器的觸發器的J、K端連接在一起構成端連接在一起構成T觸發器觸發器。 T 特征表特征表 T Qn+1 0 Qn 1nQ 2. 邏輯符號邏輯符號3. 特征表特征表二、主從觸發器二、主從觸發器1. 組成結構組成結構JK 特征表特征表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1nQ QQT1TCPC1SDSRDRnnnnQTQTQTQ1 激勵表激勵表 Qn Qn+1 T 0 0 0 0 1 1 1 0 1 1 1 04. 狀態轉換圖狀態轉換圖5. 特征方程特征方程二、主從觸發器二、主從觸發器0T=0T=11T=1T=0主從觸發器：主從觸發器：CP=

19、1, 若若J、K變化，觸發器的狀態與特征表不一致。變化，觸發器的狀態與特征表不一致。（一）（一）維持阻塞維持阻塞D觸發器觸發器1. 邏輯符號邏輯符號輸入信號：輸入信號：D時鐘輸入：時鐘輸入：CP(上升沿觸發上升沿觸發)邊沿觸發器：邊沿觸發器：上升沿觸發或下降沿觸發上升沿觸發或下降沿觸發，激勵端的信號在觸發信激勵端的信號在觸發信 號的前后幾個延遲時間內保持不變，便可以穩定地號的前后幾個延遲時間內保持不變，便可以穩定地 根據特征表工作。根據特征表工作。三、邊沿觸發器三、邊沿觸發器 具有較強的抗具有較強的抗干擾能力，可靠性干擾能力，可靠性高。高。 輸出信號：輸出信號：Q、Q異步置、置：異步置、置：R

20、D、SDQQD21DCPC1SDSRDRD1& 對激勵信號對激勵信號要求嚴格，抗干要求嚴格，抗干擾能力差。擾能力差。0 01 11 11 10 02. 邏輯功能邏輯功能D1，Qn0，CP上升沿：上升沿：Qn+11D1，Qn1D0，Qn0D0，Qn1CP上升沿：上升沿：Qn+1?自己分析：自己分析：置置1維持線維持線三、邊沿觸發器三、邊沿觸發器置置0阻塞線阻塞線0111101001 0011101忽略異步信號忽略異步信號輸出維持不變輸出維持不變 Qn+1=D 特征表特征表 D Qn+1 0 0 1 1 激勵表激勵表 Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 13.

21、狀態轉換圖狀態轉換圖4. 特征方程特征方程三、邊沿觸發器三、邊沿觸發器0D=1D=01D=1D=0（二）邊沿（二）邊沿JK觸發器觸發器1. 邏輯符號邏輯符號輸入信號：輸入信號：J、K時鐘輸入：時鐘輸入：CP（下降沿觸發）（下降沿觸發）三、邊沿觸發器三、邊沿觸發器輸出信號：輸出信號：Q、Q2. 組成結構組成結構 集電極開路與非集電極開路與非門門1、2是輸入引導門，是輸入引導門，其傳輸延遲時間比與或其傳輸延遲時間比與或非門非門3 3、4 4長。長。 與或非門與或非門3 3、4 4構構成基本觸發器成基本觸發器 。QQKJ1K1JCPC1三、邊沿觸發器三、邊沿觸發器3. 工作原理工作原理CP=0：觸發

22、器狀態保持；：觸發器狀態保持； CP由由1變為變為0：門：門3、4可以等可以等效成一個基本效成一個基本RS觸發器，輸出狀觸發器，輸出狀態由態由g、h電平決定。電平決定。CP=1：觸發器狀態保持；：觸發器狀態保持； 由于門由于門1、2的延遲時間較長，的延遲時間較長，g及及h的狀態保持的是的狀態保持的是CP下降沿下降沿之前的之前的J、K信號。信號。結論：只要在結論：只要在CP下降沿前一個門的延遲時間下降沿前一個門的延遲時間J、K信號保持不信號保持不變，觸發器就能穩定翻轉。在變，觸發器就能穩定翻轉。在CP變為變為0后，即使后，即使J、K變化，由變化，由于門于門1、2延遲的作用，觸發器的狀態不受延遲的

23、作用，觸發器的狀態不受J、K變化的影響。變化的影響。 邊沿邊沿JK觸發器的特征表、觸發器的特征表、狀態轉換圖、特征方程均狀態轉換圖、特征方程均與主從與主從JK觸發器相同。觸發器相同。 CP=0： h和和g端為端為1，門，門3及及4被封鎖，觸被封鎖，觸發器狀態保持。發器狀態保持。 CP=1：狀態可以表示：狀態可以表示為：為： 觸發器的狀態維持不變。觸發器的狀態維持不變。1. 移位寄存器移位寄存器四、觸發器的應用四、觸發器的應用應用：應用： 四個四個D觸發器的時鐘觸發器的時鐘接在一起，作為移位脈沖。接在一起，作為移位脈沖。 置置0 0端連在一起作為清零端連在一起作為清零端，加入一個負脈沖，各觸端，

24、加入一個負脈沖，各觸發器的狀態全為發器的狀態全為0。 置置1 1端接端接在一起，接高在一起，接高電平。電平。數碼數碼1數碼數碼1數碼數碼2數碼數碼1數碼數碼3數碼數碼2數碼數碼1數碼數碼4數碼數碼3數碼數碼22. 計數器計數器 CPi+1與與Qi相連，相連，Qi+1在在Qi下降沿翻轉。下降沿翻轉。四、觸發器的應用四、觸發器的應用 D與與Q連接，因連接，因此此Q在在CP上升沿翻上升沿翻轉。轉。 由由D觸發器構成觸發器構成的四位二進制計數的四位二進制計數器器 3.觸發器邏輯功能變換觸發器邏輯功能變換四、觸發器的應用四、觸發器的應用nnnQKQJQ1DQn1（1）JK觸發器改為觸發器改為D觸發器觸發

25、器JK觸發器特征方程：觸發器特征方程：D觸發器特征方程：觸發器特征方程：KJDD比較得：比較得：（2）D觸發器改為觸發器改為JK觸發器觸發器D觸發器特征方程：觸發器特征方程：DQn1JK觸發器特征方程：觸發器特征方程：nnnQKQJQ1比較得：比較得：nnQKQJD若用與非門實現，則：若用與非門實現，則： nnQKQJDnnnnQDDQ)QD(QQQKJ1K1JCPC11D1. 同步同步RS觸發器觸發器2. 主從主從JK觸發器觸發器3. 維持阻塞維持阻塞D觸發器觸發器01SRQRSQnnnnnQKQJ Q1邏輯功能與主從邏輯功能與主從JK觸發器相同，觸發器相同， 只是觸發方式不同。只是觸發方式

26、不同。Qn+1=D4. 邊沿邊沿JK觸發器觸發器觸發器小結觸發器小結 本小節應重點掌握以下內容：觸發器的基本概念；電平觸發本小節應重點掌握以下內容：觸發器的基本概念；電平觸發與邊沿觸發的概念；與邊沿觸發的概念；RS、JK、D觸發器的符號及其邏輯功能；觸觸發器的符號及其邏輯功能；觸發器的基本應用、邏輯功能之間的轉換等。發器的基本應用、邏輯功能之間的轉換等。QQRS1R1SCPC1QQKJ1K1JCPC1SDSRDRQQD21DCPC1SDSRDRD1&型型 號號功功 能能 名名 稱稱74LS/ALS74（H，S，L）雙雙D觸發器，上升沿觸發觸發器，上升沿觸發74LS75四四D鎖存器鎖存器

27、74LS/ALS109雙雙JK觸發器，上升沿觸發觸發器，上升沿觸發74LS/ALS112（S）雙雙JK觸發器，下降沿觸發觸發器，下降沿觸發74LS/ALS113（S）雙雙JK觸發器，下降沿觸發，僅含預置端觸發器，下降沿觸發，僅含預置端74LS/ALS114（S）雙雙JK觸發器，下降沿觸發，共用時鐘、共用復位觸發器，下降沿觸發，共用時鐘、共用復位74LS/ALS174（S）六六D觸發器，共用清零觸發器，共用清零74LS/ALS175（S）四四D觸發器，共用時鐘、共用清零觸發器，共用時鐘、共用清零74LS/ALS273八八D觸發器，帶異步清零觸發器，帶異步清零74LS/ALS373八八D鎖存器，三

28、態輸出鎖存器，三態輸出74LS/ALS374八八D觸發器，含輸出使能，三態輸出觸發器，含輸出使能，三態輸出常用常用TTL集成觸發器集成觸發器第二節第二節 時序電路概述時序電路概述 時序電路的特點時序電路的特點1. 組合電路：組合電路：電路的輸出電路的輸出只與電路的輸入有關，只與電路的輸入有關，與電路的與電路的前一時刻前一時刻的狀態無關。的狀態無關。2. 時序電路：時序電路：電路在某一時刻的輸出電路在某一時刻的輸出取決于該時刻電路的輸入取決于該時刻電路的輸入還取決于還取決于前一時刻電路的狀態前一時刻電路的狀態時序電路結構特點：時序電路結構特點： 組合電路組合電路+觸發器觸發器電路的狀態與電路的狀

29、態與時間時間順序有關順序有關由觸發器保存由觸發器保存第二節第二節 時序電路概述時序電路概述 組合電路組合電路存儲電路存儲電路Z1ZnW1WhY1YkX1Xn時鐘信號時鐘信號未注明未注明輸出方程：輸出方程：Z（tn）= FX（tn），），Y（tn）狀態方程：狀態方程：Y（tn+1）= GW（tn），），Y（tn）驅動方程驅動方程:W（tn）= HX（tn），），Y（tn） 時序電路的結構時序電路的結構存儲電路存儲電路輸入信號輸入信號存儲電路存儲電路輸出信號輸出信號時序電路時序電路輸出信號輸出信號時序電路時序電路輸入信號輸入信號現態現態，或，或原狀態原狀態次態次態或或新狀態新狀態式中：式中：tn、

30、tn+1表示相鄰的兩個離散時間表示相鄰的兩個離散時間 時序電路的分類時序電路的分類1. 根據時序電路輸出信號的特點分類根據時序電路輸出信號的特點分類 Z（tn）=FY（tn）穆爾型（穆爾型（Moore）電路）電路FX（tn），），Y（tn）米里型（米里型（Mealy）電路）電路2. 根據根據時序電路中時鐘信號的連接方式分類時序電路中時鐘信號的連接方式分類 時序電路時序電路同步：同步：異步：異步：存儲電路里存儲電路里所有觸發器所有觸發器由一個由一個統一的時鐘統一的時鐘脈沖脈沖源控制源控制沒有統一的時鐘脈沖沒有統一的時鐘脈沖第二節第二節 時序電路概述時序電路概述 自我檢測：自我檢測：4.2，4.3

31、，4.7，4.8，4.10，4.12，4.13 4.14，4.15思考題：思考題： 4.3，4.5，4.9習題：習題： 4.3，4.9作作 業業第三節第三節 同步時序電路的分析同步時序電路的分析 同步時序電路的分析就是根據給定的同步時序電同步時序電路的分析就是根據給定的同步時序電路，通過列寫方程，分析計算在時鐘信號和輸入信號路，通過列寫方程，分析計算在時鐘信號和輸入信號的作用下，電路狀態的轉換規律以及輸出信號的變化的作用下，電路狀態的轉換規律以及輸出信號的變化規律，最后說明該電路完成的邏輯功能。規律，最后說明該電路完成的邏輯功能。 作作時序圖時序圖列寫各觸發器的列寫各觸發器的驅動方程驅動方程列

32、寫時序電路的列寫時序電路的輸出方程輸出方程求觸發器的求觸發器的狀態方程狀態方程作作狀態轉換表狀態轉換表或或狀態轉換圖狀態轉換圖描述時序電路的邏輯功能描述時序電路的邏輯功能同同步步時時序序電電路路的的分分析析步步驟驟畫出時鐘脈沖作用下畫出時鐘脈沖作用下的輸入、輸出波形圖的輸入、輸出波形圖描述輸入與狀態轉換描述輸入與狀態轉換關系的表格或圖形關系的表格或圖形根據特征方程根據特征方程組合電路的輸出組合電路的輸出輸入端的表達式，輸入端的表達式，如如T、J、K、D。一、分析步驟一、分析步驟 Q2nQ1nCP1Q1Q11K1JC1FF1Q2Q21K1JC1FF2Z&例：例：已知同步時序電路的邏輯圖，

33、試分析電路的邏輯功能。已知同步時序電路的邏輯圖，試分析電路的邏輯功能。解：解： 1. 列寫驅動方程和輸出方程列寫驅動方程和輸出方程驅動方程：驅動方程：J1n = K1n = 1J2n = K2n = Q1n輸出方程輸出方程:Zn = Q1nQ2n2. 求狀態方程求狀態方程JK觸發器的特征觸發器的特征方程為：方程為：nnnQKQ JQ1 nQ 1nnnnnQKQJQ222212nnnnQQQ Q2121nnnnnQKQ JQ111111二、分析舉例二、分析舉例將將J、 K分別代入，得到分別代入，得到兩個觸發器的狀態方程兩個觸發器的狀態方程3.作出電路的作出電路的狀態轉換表狀態轉換表及狀態轉換圖及

34、狀態轉換圖填狀態轉換表方法：填狀態轉換表方法： 列出列出Q2n Q1n 所有組合所有組合由狀態方程由狀態方程求求Q2n+1 Q1n+1二、分析舉例二、分析舉例由輸出方程由輸出方程求求Zn次次 態態Q2n+1 Q1n+1現現 態態Q2n Q1n 輸出輸出Zn0 00 11 01 1nnQ Q111nnnnnQQQ QQ212112Zn = Q1nQ2n0 11 01 10 00001將將Q2n、Q1n分別代入狀態分別代入狀態方程求方程求Q2n+1、Q1n+1將將Q2n、Q1n分別代分別代入輸出方程求入輸出方程求Z/0次次 態態Q2n+1 Q1n+1現現 態態Q2n Q1n 輸出輸出Zn0 00

35、11 01 10 11 01 10 00001由狀態表轉換表繪出狀態轉換圖由狀態表轉換表繪出狀態轉換圖000111/0/1/Zn/0二、分析舉例二、分析舉例Q2Q1轉換方向轉換方向電路狀態電路狀態輸入輸入/輸出輸出104. 作時序圖作時序圖 為了更好地描述電路的工作過程，常給出時序圖或稱波為了更好地描述電路的工作過程，常給出時序圖或稱波形圖，畫出時鐘脈沖和輸入信號的作用下，狀態和輸出信號形圖，畫出時鐘脈沖和輸入信號的作用下，狀態和輸出信號變化的波形圖。變化的波形圖。 利用狀態表或狀態圖，首先畫出時鐘脈沖，再畫出狀態利用狀態表或狀態圖，首先畫出時鐘脈沖，再畫出狀態Q2Q1波形圖，最后畫輸出波形。

36、波形圖，最后畫輸出波形。 二、分析舉例二、分析舉例依據電路圖可知下降沿觸發依據電路圖可知下降沿觸發/0000111/0/1/0105.邏輯功能分析邏輯功能分析 通過狀態轉換圖的分析，可以清楚地看出，每經過通過狀態轉換圖的分析，可以清楚地看出，每經過4個時個時鐘脈沖的作用，鐘脈沖的作用，Q2Q1的狀態從的狀態從00到到11順序遞增，電路的狀態循順序遞增，電路的狀態循環一次，同時在輸出端產生一個環一次，同時在輸出端產生一個1信號輸出。信號輸出。 該電路是一個該電路是一個模模4計數器計數器，時鐘脈沖，時鐘脈沖CP為計數脈沖輸入，為計數脈沖輸入，輸出端輸出端Z是進位輸出。也可將該計數器稱為是進位輸出。

37、也可將該計數器稱為兩位二進制計數器兩位二進制計數器。 電路屬于摩爾型模電路屬于摩爾型模4計數器。計數器。輸出僅取決于電路本身的狀態。輸出僅取決于電路本身的狀態。二、分析舉例二、分析舉例/0000111/0/1/010例：例：分析同步時序電路的邏輯功能。分析同步時序電路的邏輯功能。解：解： 1. 列寫驅動方程和輸出方程列寫驅動方程和輸出方程驅動方程：驅動方程：輸出方程輸出方程:Q2n2. 求狀態方程求狀態方程根據根據JK觸發器的特征方程求狀態方程觸發器的特征方程求狀態方程nnnQKQ JQ1 二、分析舉例二、分析舉例nQXJ21 11KnQXJ12 XK 2 12QQXZ XQ1n)( 21nn

38、 QQXnnnnnnQX QQX QKQJQ221222212nnnnnQQX QKQ JQ12111111000011110 00 11 01 10 00 11 01 13.作出電路的作出電路的狀態轉換表狀態轉換表及狀態轉換圖及狀態轉換圖填狀態轉換表方法：填狀態轉換表方法： 列出列出XQ2n Q1n 所有組合所有組合由狀態方程由狀態方程求求Q2n+1 Q1n+1二、分析舉例二、分析舉例由輸出方由輸出方程求程求Z0 11 01 01 00010)( 2112nnn QQXQnnnQQX Q121112QQXZn0 00 00 00 00000次次 態態Q2n+1 Q1n+1現現 態態Q2n Q

39、1n輸出輸出Zn輸入輸入X 000011110 00 11 01 10 00 11 01 10 11 01 01 000100 00 00 00 00000次次 態態Q2n+1 Q1n+1現現 態態Q2n Q1n輸出輸出Zn輸入輸入X 000110110/01/00/00/01/01/00/1二、分析舉例二、分析舉例結論：該電路是序列檢測器，當序列信號為結論：該電路是序列檢測器，當序列信號為3個或個或3個以上連續個以上連續0時，輸出為時，輸出為1 1；否則輸出為；否則輸出為0 0。由狀態轉換表求狀態轉換圖由狀態轉換表求狀態轉換圖1/0X/ZQ2Q1三、分析小結三、分析小結作作時序圖時序圖列寫各

40、觸發器的列寫各觸發器的驅動方程驅動方程列寫時序電路的列寫時序電路的輸出方程輸出方程求觸發器的求觸發器的狀態方程狀態方程作作狀態轉換表狀態轉換表或或狀態轉換圖狀態轉換圖描述時序電路的邏輯功能描述時序電路的邏輯功能同同步步時時序序電電路路的的分分析析步步驟驟簡單的電路可直接簡單的電路可直接繪出狀態轉換圖繪出狀態轉換圖無要求可不畫無要求可不畫 分析步驟不是必須執行且固定不變的步驟，實際應用分析步驟不是必須執行且固定不變的步驟，實際應用中可以靈活處理。中可以靈活處理。第四節第四節 同步時序電路的設計同步時序電路的設計 v 同步時序電路的設計步驟同步時序電路的設計步驟v 同步時序電路設計舉例同步時序電路

41、設計舉例v 完全給定狀態轉換表的化簡完全給定狀態轉換表的化簡畫邏輯電路圖畫邏輯電路圖畫全狀態圖，檢查設計畫全狀態圖，檢查設計如不符合要求，重新設計如不符合要求，重新設計一、設計步驟一、設計步驟選觸發器類型，求驅動方程、輸出方程選觸發器類型，求驅動方程、輸出方程狀態編碼狀態編碼狀態簡化求最小化狀態表狀態簡化求最小化狀態表建立原始狀態圖建立原始狀態圖原始狀態表原始狀態表給定邏輯功能給定邏輯功能例：例：設計一個序列檢測器，每當輸入設計一個序列檢測器，每當輸入011011碼時，對應最后一個碼時，對應最后一個1 1，電路輸出為電路輸出為1 1，否則輸出為，否則輸出為0 0。解：解： 1. 1. 畫出原始

42、狀態圖與原始狀態表畫出原始狀態圖與原始狀態表輸入端輸入端X：輸入一串行隨機信號；輸入一串行隨機信號；輸出端輸出端Z：當當X出現出現011序列時，序列時，Z=1；否則；否則Z=0。1/00/00/01/10/00/01/01/0XSn01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Z二、設計舉例二、設計舉例ABCDXSn01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Z2. 狀態簡化狀態簡化等價狀態等價狀態可以合并為一個狀態。可以合并為一個狀態。XSn01ABCB/0A/0B/0C/0B/0A/13. 狀態編碼狀態編碼00011011ABCQ1Q0 -

43、 兩個觸發器狀態兩個觸發器狀態XQ1nQ0nQ1n+1Q0n+1/Z0 00 10 11 001/000/001/010/001/000/1二、設計舉例二、設計舉例相同輸入時，對應相同輸入時，對應的輸出也相同。的輸出也相同。盡量采用盡量采用相鄰代碼相鄰代碼原則：有利于簡化原則：有利于簡化觸發器的驅動方程觸發器的驅動方程狀態轉換表狀態轉換表4. 確定觸發器類型，編寫狀態表，求驅動方程和輸出方程。確定觸發器類型，編寫狀態表，求驅動方程和輸出方程。 觸發器類型：觸發器類型： 選選T觸發器觸發器 編寫狀態表：編寫狀態表：輸入輸入X現現 態態Q1n Q0n驅動信號驅動信號 T1 T0次次 態態Q1n+1

44、Q0n+1 輸出輸出Z0000 00 11 01110 00 11 00000010 00 01 00 10 10 101001 10 01 011（1）填）填X=0與與X=1時時電路的現態與次態，電路的現態與次態，及相應的輸出。及相應的輸出。（2）填寫相應的）填寫相應的1、0的取值。的取值。根據現態與次態的取根據現態與次態的取值，決定值，決定T的取值。的取值。（3）填）填1、0的卡諾的卡諾圖，求函數的表達式。圖，求函數的表達式。二、設計舉例二、設計舉例相同：相同：T=0不同：不同：T=1原則：整機器件統原則：整機器件統一化、電路最簡一化、電路最簡XQ1Q00001111001011010T0

45、XQ1Q00001111001011100T1驅動方程：驅動方程：011XQQT000XQQXT01QXQZ Q1Q0取取11組合的狀態未使用，在卡諾圖中暫按無關項處理。組合的狀態未使用，在卡諾圖中暫按無關項處理。根據化簡時約束項的使用情況，反填狀態表，得全狀態轉換表。根據化簡時約束項的使用情況，反填狀態表，得全狀態轉換表。T0：XQ1Q0為為111時，以時，以1對待；對待； XQ1Q0為為011時，以時，以0對待。對待。二、設計舉例二、設計舉例輸出方程：輸出方程：T1： XQ1Q0為為011和和111時，均以時，均以1對待。對待。二、設計舉例二、設計舉例01QXQZ 狀態轉換表狀態轉換表輸入

46、輸入X現現 態態Q1n Q0n驅動信號驅動信號 T1 T0次次 態態Q1n+1Q0n+1 輸出輸出Z0000 00 11 01110 00 11 00000010 00 01 00 10 10 101001 10 01 011狀態轉換表狀態轉換表輸入輸入X現現 態態Q1n Q0n驅動信號驅動信號 T1 T0次次 態態Q1n+1Q0n+1 輸出輸出Z0000 00 11 01110 00 11 00000010 00 01 00 10 10 101001 10 01 0110011 101 111100100全全二、設計舉例二、設計舉例011XQQT000XQQXT01QXQZ 5. 畫邏輯電路

47、圖畫邏輯電路圖二、設計舉例二、設計舉例Q1Q11TC1Q0Q01TC1CPX&1&11Z&6. 畫全狀態轉換圖畫全狀態轉換圖0/00/00/00/01/01/01/01/1二、設計舉例二、設計舉例結論：該電路只有在輸入結論：該電路只有在輸入序列序列X為為011時，輸出時，輸出Z才才為為1，符合設計要求。，符合設計要求。11狀態為無效狀態，該電路是一個能狀態為無效狀態，該電路是一個能自啟動自啟動的電路。的電路。全狀態轉換表全狀態轉換表輸入輸入X現現 態態Q1n Q0n驅動信號驅動信號 T1 T0次次 態態Q1n+1Q0n+1 輸出輸出Z0000 00 11 01110 0

48、0 11 00000010 00 01 00 10 10 101001 10 01 0110011 101 11110010000011011畫邏輯電路圖畫邏輯電路圖畫全狀態圖，檢查設計畫全狀態圖，檢查設計如不符合要求，重新設計如不符合要求，重新設計選觸發器類型，求驅動方程、輸出方程選觸發器類型，求驅動方程、輸出方程狀態編碼狀態編碼狀態簡化求最小化狀態表狀態簡化求最小化狀態表建立原始狀態圖建立原始狀態圖原始狀態表原始狀態表給定邏輯功能給定邏輯功能二、設計舉例二、設計舉例Sn+1/ZnXSn01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/01.

49、 觀察法觀察法狀態等價的狀態等價的判別方法：判別方法：同樣輸入條件下，輸出必須相同，然后看次態是否等價。同樣輸入條件下，輸出必須相同，然后看次態是否等價。1）次態）次態相同相同或某些次態和各自或某些次態和各自的現態相同的現態相同2）次態）次態交錯交錯如：如：F和和G，記為，記為F，G。3）次態）次態互為隱含互為隱含條件條件A、C等價取決等價取決B、D，稱，稱B、D等價是等價是A、C等價的等價的隱含條件隱含條件。同理，同理， A、C等價是等價是B、D等價的隱含條件。等價的隱含條件。A、C和和B、D互為隱含，互為隱含，A與與C、B與與D等價即等價即A，C，B, D 。如：如：B、E等價，記為等價，

50、記為B, E。三、狀態化簡三、狀態化簡關鍵找關鍵找等價態等價態由于由于B，E，且，且B，D，則，則D，E。稱它們為稱它們為等價類等價類。將將B，D，E稱為稱為最大等價類最大等價類。Sn+1/ZnXSn01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/0簡化簡化Sn+1/ZnXSn01ABB/0A/0B/1A/0FF/1B/0則有則有A，C、F，G、B，D，E。簡化的實質：簡化的實質：尋找所有的最大等價類，將等價態合并，得到最尋找所有的最大等價類，將等價態合并，得到最簡狀態表，以使設計電路最簡。簡狀態表，以使設計電路最簡。A F B三、狀態化簡三

51、、狀態化簡相互等價狀相互等價狀態的態的集合集合不被其它等不被其它等價類所包含價類所包含2. 隱含表法隱含表法X1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0 F/0C/1F/0E/1 A/0D/0D/0A/0F/0G/0G/0 A/0A/0B/1D/0E/1A/0S n+1/Zn例例ABCDEFGBCDEFGH少尾少尾缺頭缺頭（1）作隱含表）作隱含表（2）順序比較）順序比較 BDAF DGAF AF DFAF BCAF DF BC BD BG AF DGAF BCDF 狀態不等價填狀態不等價填“ ”;狀態等價

52、填狀態等價填“ ”;取決隱含條件的取決隱含條件的將條件填在格中。將條件填在格中。三、狀態化簡三、狀態化簡系統的系統的比較方法比較方法（3）關聯比較）關聯比較ABCDEFGBCDEFGH BDAF DGAF AF DFAF BCAF DF BC BDBGAF DGAF BCDF X1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0 F/0C/1F/0E/1 A/0D/0D/0A/0F/0G/0G/0 A/0A/0B/1D/0E/1A/0S n+1/Zn例例 繼續檢查填有隱含條件的那些方格。若檢查發現所填的繼續檢查填

53、有隱含條件的那些方格。若檢查發現所填的隱含條件肯定不能滿足，就在該方格內打隱含條件肯定不能滿足，就在該方格內打“”。 三、狀態化簡三、狀態化簡ABCDEFGBCDEFGH BDAF DGAF AF DFAF BCAF DF BC BDBGAF DGAF BCDF （4） 尋找最大等價類尋找最大等價類未打未打“”的方格，都代表一個等價狀態對。的方格，都代表一個等價狀態對。由此得到全部等價對：由此得到全部等價對：A，F、B，H、B，C、C，H。全部最大等價類：全部最大等價類：A，F、B，C，H、 D、E、G。（5）狀態合并，求最簡狀態表）狀態合并，求最簡狀態表Sn+1/ZnX1X2SnA00011

54、110BDEGD/0D/0A/0A/0B/1D/0E/1A/0D/0B/0A/0A/0B/1A/0E/1 A/0G/0G/0A/0A/0用用A表示表示用用B表示表示三、狀態化簡三、狀態化簡構成等價類構成等價類B、C、H例：例：設計一個串行設計一個串行8421BCD碼判別器，先輸入低位后輸入高位，碼判別器，先輸入低位后輸入高位，當輸入串行碼是當輸入串行碼是8421BCD碼，在碼，在00001001范圍內，輸出為范圍內，輸出為0，若輸入串行碼在若輸入串行碼在10101111范圍，輸出為范圍，輸出為1。 解：解：1.1.求原始狀態轉換圖和原始狀態轉換表求原始狀態轉換圖和原始狀態轉換表輸入端：輸入端：

55、X輸出端：輸出端：Z設計舉例設計舉例X/Z0/01/00/01/01/00/0.ABC0/00/00/00/0設計舉例設計舉例0/01/01/01/01/01/00/01/10/01/10/01/10/01/00/01/10/01/10/01/1若輸入序列為若輸入序列為0110，若輸入序列為若輸入序列為1011， 初態為初態為A，狀態變化為，狀態變化為ABEKA，最后輸出為最后輸出為0。說明輸入序列。說明輸入序列0110是是8421BCD碼。碼。 則狀態變化為則狀態變化為ACGNA，最后輸出，最后輸出為為1。說明該輸入序列不是。說明該輸入序列不是8421BCD碼。碼。 DFEGHLJNIMKP

56、X/Z0/01/00/00/01/01/0ABCX 0 1Sn Sn+1Z X 0 1 X 0 1 Sn Sn 設計舉例設計舉例ABCDEFGH B/0D/0F/0H/0J/0L/0N/0A/0 C/0E/0G/0I/0K/0M/0P/0A/0 IJKLMNP A /0A /0A /0A /0A /0A /0A /0 A /1A /1A /1A /0A /1A /1A /1 1.1.求原始狀態轉換圖求原始狀態轉換圖和原始狀態轉換表和原始狀態轉換表Sn+1Z ABCDEFGHI B/0D/0F/0H/0I/0H/0I/0A/0A/0 C/0E/0G/0I/0I/0I/0I/0A/0A/1 IJK

57、MNP A /0A /0A /0A /0A /0A /0 A /1A /1A /1A /1A /1A /1 I、J、K、M、N、P為等價為等價狀態且合并，用狀態且合并，用I代替。代替。 2.2.狀態化簡狀態化簡用隱含表法進一步對狀態轉換表進行簡化。用隱含表法進一步對狀態轉換表進行簡化。H、L為等價狀態為等價狀態且合并，用且合并，用H代替。代替。 X 0 1Sn Sn+1Z ABCDEFGHI B/0D/0F/0H/0I/0H/0I/0A/0A/0 C/0E/0G/0I/0I/0I/0I/0A/0A/1 設計舉例設計舉例A B C D E F G HBC DEF GHIBDCEBFCG ABAC

58、 ADAE AFAG DFEG 最大等價類為最大等價類為B，C、D，F和和E，G。狀態。狀態A、H和和I自身也是最大自身也是最大等價類等價類A、H和和I。 0 1Sn Sn+1Z X0 1Sn Sn+1Z X狀態化簡結果：最大等價類有狀態化簡結果：最大等價類有B，C、D，F、E，G、 A、H和和I 。將最大等價類合并后用狀態。將最大等價類合并后用狀態B、D和和E表示。表示。ABCDEFGHI B/0D/0F/0H/0I/0H/0I/0A/0A/0 C/0E/0G/0I/0I/0I/0I/0A/0A/1 ABDEHI B/0D/0H/0I/0A/0A/0 B/0E/0I/0I/0A/0A/1 狀態化簡狀態化簡設計舉例設計舉例2.2.狀態化簡狀態化簡3.3.狀態編碼狀態編碼A=000，B=001，D=011，E=111，H=110，I=010設計舉例設計舉例4.4.選擇觸發器，求驅動方程、輸出方程選擇觸發器，求驅動方程、輸出方程選擇選擇D觸發器觸發器輸輸 入入X 現現 態態Q3n Q2n Q1n驅動信號驅動信號 D2 D1 D0 次次 態態 Q3n+1Q2n+1Q1n+100000011