1、學號業設計題 目：任意波形發生器設計作 者劉 慧屆 別2016院 部物理與電子學院專 業電子科學與技術指導老師易立華職 稱副教授完成時間2016.052畢業設計 摘 要任意波形發生器(arbitrary waveform generator,awg)作為一種多波型的信號發生器，它不僅可以產生鋸齒波、正弦波等常規波形，而且還能表現出載波調制的多樣化特點，使波形發生調幅、調相、調頻和脈沖調制等。甚至能利用計算機軟件實現波形的編輯，生成用戶所需要的任意波形。任意波形發生器廣泛應用于自動控制、電子電路和科學試驗領域，是一款給電子測量工作提供符合技術要求的電信號設備。因此在各個

2、領域都得到迅猛的發展。本論文設計一款任意波形發生器，該系統由輸入模塊、fpga模塊、dac數模轉換模塊、顯示模塊4個部分組成。該設計將虛擬化的儀器技術、串行總線接口技術和直接數字頻率合成技術完美地結合在一起，以現場可編程門陣列（fpga）作為硬件基礎，然后再通過邏輯設計、系統軟件設計和系統硬件電路設計，實現了一款基于直接數字頻率合成技術的低成本、便攜式、可擴展的可立即使用的任意波形發生器。關鍵詞：數字頻率合成器；verilog；fpga；仿真iabstract arbitrary waveform generator (arbitrary waveform generator,awg) is

3、a multi wave signal generator. it can not only generates a sawtooth wave, sine wave and so on conventional waveform and the diversification of the modulated carrier, so that the waveform occurrence amplitude modulation, phase modulation, frequency modulation and pulse modulation. can even use comput

4、er software to realize the waveform of the editor, the user needs to generate arbitrary waveform. arbitrary waveform generator is widely used in the field of automatic control, electronic circuit and scientific experiment. it is an electrical signal equipment which meets the technical requirements f

5、or electronic measurement.this paper designs an arbitrary waveform generator, which is composed of 4 parts, input module, fpga module, dac module and display module. the design the virtual instrument technology, serial bus interface technology and direct digital frequency synthesis technology perfec

6、t combination together, convertible to field programmable gate array (fpga) as the basis of hardware, and then through the logic design, system software design and the hardware circuit design, and the implementation of a arbitrary waveform generator based on direct digital frequency synthesis techno

7、logy of low cost, portable, scalable and can be immediately used.keywords: digital frequency synthesizer; verilog; fpga;simulationii目 錄摘 要iabstractii第一章緒 論11.1引言11.2 任意波形發生器國內外發展現狀11.3 問題的提出21.4 主要研究工作及內容安排2第二章 直接數字頻率合成器原理及性能分析32.1 直接數字頻率合成技術的基本原理32.2 dds技術的性能分析4第三章 fpga設計流程63.1 fpga簡介63.2 fpga的優點63

8、.3 fpga的設計結構7第四章 針對任意波形發生器的系統設計94.1 系統設計94.2 fpga的模塊劃分94.2.1 時鐘模塊104.2.2 d/a轉換模塊11 4.2.3 48位寄存器設計114.2.4 地址發生器模塊12 4.2.5 波形數據存儲器設計134.2.6 任意波形輸出模塊144.3 任意波形發生器的fpga實現14第五章 總結與展望16參考文獻17致 謝18附 錄19iii第一章緒 論1.1引言波形發生器是我們生活中一種十分常見的電子測試儀器，能夠為待測電路形成需要的數據信號，不僅具有精度很高、很好的穩定性、操作很簡單等眾多優點，而且還能對波形、波形的頻率、波形的幅值和波形

9、圖的狀態控制，甚至被用來虛擬出各種各樣復雜而繁瑣的信號。隨著通信、雷達的不斷發展，對信號源的頻率穩定度、頻譜純度、頻率范圍和輸出頻率的個數以及信號波形的形狀也提出越來越多的要求。不僅要求能產生正弦波、方波等標準波形，還能根據需要產生任意波形，且操作方便，輸出波形質量好，輸出頻率范圍寬，輸出頻率穩定度、準確度及分辨率高，頻率轉換速度快且頻率轉換時輸出波形相位連續等。可見，研究制作高性能的任意波形發生器十分有必要，而且意義重大。伴隨著經濟技術的飛速發展，電子科學領域的不斷進步，開發具有高性能的、達到人們所需要的波形發生器受到了電子科學界的極大關注。傳統的信號發生器在某些特殊的情況已經不再能滿足人們

10、的需求，主要是因為在大多數的研究領域中，不僅要求一些規則的信號，同時還要求一些不規則信號來應用于特殊的系統研究，因此，人們對所需激勵源的測試要求不斷提高，尤其是對于波形發生器輸出波形的類型、波形的頻率范圍、頻率精度以及頻率的穩定度都提出了更高的要求。現在市面上的波形發生器大都采用了dds（direct digital synthesizer，直接數字式頻率合成器）技術，這種技術由美國學者 j.tierney、c.m.rader和b.gold于1971年首次提出。但是由于dds芯片內部的數據結構等都是固定的，不容易改變，使得輸出波形的種類有限，系統的可配置性和靈活性也被受到了限制，而且功耗還是比

11、較大、成本也比較高。后來，伴隨著現場可編程門陣列fpga技術的日益發展，越來越多的人開始關注利用fpga技術來完成波形發生器的設計。1.2 任意波形發生器國內外發展現狀由于國外對波形發生器的研究相對于國內來說起步比較早，它們的產品無論在技術上，還是在市場占有率上都處于有利領先的地位，為了打破國外波形發生器的壟斷的格面，并縮小我過與國外在這方面技術上的差距。我國在20世紀90年代便開始自主研發生產波形發生器，并取得了較好的成績，較突出的有北京的rigol公司，但是其生產的產品在種類、功能和性能等方面仍然與國外存在著一定的差距，而且高端產品的價格十分昂貴，都在十幾萬元左右，低端一點的都要幾千元。因

12、此，繼續把重點放在波形發生器相關技術的研究工作上，研制具備低成本、高性能的波形發生器將會對我國電子技術的發展和國際影響力都具有極大的促進和推動作用，具有非常廣闊的發展前景。從任意波形發生器的歷史發展到至今，根據產品的結構形式可將其分為三種：(1) 獨立儀器結構形式；（2）pc總線式；（3）vxi模塊式。1.3 問題的提出由于現場可編程門陣列fpga的應用領域非常廣泛。在數據采集領域，通常的實現方法是利用a/d轉換器將模擬信號轉換為數字信號之后，再送給處理器。但是對于高速的a/d和d/a轉換芯片來說，fpga可以完成數據采集的粘合邏輯功能。在邏輯接口領域中，傳統的設計大多都需要專用的接口芯片，如

13、果需要的接口較多，那么將需要較多的外圍芯片，體積、功耗都很大。但采用fpga的方案后，接口邏輯都可以在fpga內部來實現，使電路的設計結構更加美觀，在很大的程度上簡化了外圍電路的設計。因此，利用現場可編程門陣列fpga和d/a轉換芯片來搭建波形發生模塊，會使得設計更加靈活，輸出波形更加能夠適應實踐的需求。此外，fpga芯片支持在線可編程，能隨時根據設計需求，對系統進行在線升級，達到符合要求的最佳設計。本設計的設計目標是根據任意波形發生器的特點以及應用情況設計出一種使用簡單、性能優良的一款任意波形發生器，再結合新一代的高性能芯片，該器件能夠產生三角波、正弦波、方波等任意常用的波形信號，甚至能夠根

14、據用戶的需要生成任意波形。該論文主要是研究基于fpga技術下的如何確定任意波形發生器的設計方案，設計模塊以及設計結構和系統設計，該如何解決實際操作的過程出現的波形失真等問題。1.4 主要研究工作及內容安排第一章寫緒論，闡述了課題的主要內容和和本設計要完成的目標，并分析了任意波形發生器的國內外發展現狀。第二章主要對直接數字頻率合成技術（即dds技術）的原理做理論分析，并且對dds技術性能上的優點和缺點分別進行了說明。第三章介紹了fpga的整個設計結構并加以說明，并詳細介紹了fpga的發展歷史背景及優點。第四章制定了整個系統的設計流程，分別從不同模塊分析了整個設計的詳細流程。第五章為整個設計作總結

15、，對整個論文工作作總結，并指出今后的努力方向。第二章 直接數字頻率合成器原理及性能分析2.1 直接數字頻率合成技術的基本原理首先，直接數字頻率合成（direct digital synthesizer）電路的實現是整個電路系統設計的關鍵。直接數字頻率合成電路工作時第一步對需要的波形進行采樣，將采樣數值存入波形存儲器作為查找表，然后經過查找表把數據讀出來，再經過 d/a 轉換器將數字信號轉化成為模擬信號，并通過低通濾波器將dac轉換器輸出的階梯波轉換成光滑的連續信號，最后把存入的數據重新合成出來。直接數字頻率合成電路的基本結構一般包括以下幾部分：相位累加器、波形存儲器 rom、數模轉換器 dac

16、 以及低通濾波器等。直接數字頻率合成器原理結構框圖如圖2-1所示。頻率控制字n寄存器寄存器rom查找表mdac相位控制字p正弦或其他信號相位調制器系統時鐘clk相位累加器k圖2-1 直接數字頻率合成器原理框圖在圖2-1中，設為參考時鐘頻率， p為相位控制字。n為相位累加器的字長，k為頻率控制字，m為rom數據位和d/a轉換器的字長。相位累加器在時鐘的控制下以補償k累加，輸出的n位二進制碼經過處理（截斷處理）后與相位字相加，結果作為rom的輸入地址，對波形rom進行尋址。合成信號的波形取決于rom中存儲的幅度碼，因此可以用dds產生任意波形。rom中輸出的m位的幅度碼經d/a轉換后就可得到合成波

17、形。dds工作時，頻率控制字fcw在每個時鐘周期內與相位累加器相加，相位控制字pcw則是作為相位累加器的初始值，相位累加器得到的相位值（02）在每一個時鐘周期內以二進制碼的形式去尋址波形查找表，將相位信息轉變為相應的數字化波形幅度值。數字化波形送入d/a轉換器將數字波形變換成階梯狀的模擬波形輸出，最后通過低通濾波器濾除其他干擾頻率成分，得到最終需要的實際波形信號的輸出。dds 輸出的波形頻率值與采樣時鐘關系如2-1 式所示： （2-1）dds的輸出波形相位值見2-2式： （2-2） 其中是最終輸出的起始相位，n是相位寬度，p是相位控制字。2.2 dds技術的性能分析dds的主要優點有：（1）頻

18、率分辨率高由2-1式可以看出，dds輸出頻率與系統時針成正比，與相位寬度成反比，其分辨率為：,相位寬度每增加一位，頻率分辨率縮小一倍。根據現如今器件水平，頻率分辨率很容易做到hz的水平。因此dds具有較高的頻率分辨率。（2）頻率改變時間短dds的頻率轉換時間指的是頻率控制字的傳輸時間以及以低通濾波器為主的器件頻率響應時間的和。頻率轉換時間指的是從發出頻率轉換指令開始至頻率轉換完成，最后到進入允許的相位誤差范圍內需要的時間。和鎖相環和模擬振蕩器等不同在于，dds的內部是一個開環系統能，能夠快速進行頻率的切換。（3）可控性能優良。dds芯片在實際的操作應用中，步驟簡單可行 ，過程也非常方

19、便快捷，易于操作盒控制。（4）信號質量精準可靠。專用dds芯片由于采用特定的集成工藝，內部數字信號抖動很小，可以輸出高質量的模擬信號；利用dds器件也能輸出較高質量的信號，雖然達不到專用dds芯片的水平，但信號精度誤差在允許范圍之內。   （5）成本低廉。專用dds芯片價格較高，而用fpga器件設計的dds電路嵌入到系統中并不會使成本增加多少。 （6）任意波形輸出能力。 根據nyquist定理，如果波形中所包含的高頻分量小于取樣頻率的一半，則輸出的波形完全取決于儲存器的數據信號。那么這個波形就能夠由dds來產生，而且由于dds為模塊化的結構，因此，只需要變更存儲器

20、里面的信號就可以利用dds器件來產生出三角弦、矩形波、正弦波等任意波形。 但是dds也有自身很明顯的缺點：（1）輸出信號的雜散相對來說很大；（2）輸出帶寬較窄。受器件速度(特別是dac)的限制較為嚴重。（3）輸出波形的數據信號的帶寬也被限制。dds的輸出雜散很大，造成這樣的原因是信號合成過程中的相位截斷誤差、a/d轉換器的誤差和d/a轉換器的非線性。由于科學技術的飛速發展，這些缺點正逐步得到克服。比如可以通過增長rom波形的長度也能實現減小相位截斷誤差的目的：通過增加rom波形的字長和d/a轉換器的精度來使得d/a量化誤差減小等。當然，總是通過靠增加字長和rom波形的深度和的方法來減小雜散對性

21、能的提高必然會受到一定的限制。在較新的dds芯片中普遍采用了12bit的d/a轉換器。在已有的研究中，也就dds輸出的頻譜做了大量的數據實驗分析后，也得出了其雜波抑制差。dds全數字結構帶來了很多優點，但正是由于這種結構以及訪問查找表時采用的相位截斷、dac位數有限等決定了dds的雜波抑制較差。第三章 fpga設計流程3.1 fpga簡介fpga(field programmable gate array，現場可編程門陣列) 為1984年由xilinx公司發明的，fpga是可以再編程的芯片。用戶可以通過對fpga器件編程實現所需要的邏輯功能。只要通過改變芯片內部集成電路和布線情況，無需修改外圍

22、電路板便可以改變電路的邏輯功能。相對于cpld（complex programmable logic device，）復雜可編程邏輯器件而說，fpga更加適合精準度高的電路中較多的數字系統。在這兩類可編程邏輯器件中，cpld提供的邏輯資源相對來說較少，而fpga提供的優良的性能、精準的密度和豐富的資源。因此fpga技術已經在世界各個領域中占據了很重要的地位。相對于asic(application sepcific intergrated gircuits，專用集成電路)而言，fpga是半通用的器件。若想要改變電路功能，則不需要重新定義和設計asic的時間。自1984年xilinx公司推出的第一

23、片現場可編程邏輯器件（fpga）至今，fpga已經歷了30幾年的快速發展歷程。特別是近幾年來，更是發展迅速。fpga的邏輯規模已經從最初的1000個可用門發展到現在的1000萬個可用門。3.2 fpga的優點利用fpga技術采用直接數字式頻率合成器（direct digital frequency synthesis，簡稱dds或ddfs）的方式，在fpga中定義rom空間來存儲所需要波形的量化數據，根據不同的頻率要求以頻率控制字作為步進對相位增量進行累加，以累加相位值作為地址碼讀取存放在存儲器內部的波形數據，經d/a轉換和幅度控制，再經過濾波器濾波便可以得到所需要的波形。ddfs具有相對帶寬

24、很寬，頻率轉換時間極短（可小于20ns），頻率分辨率可以做到很高等優點；另外，全數字化結構便于集成，輸出相位連續，而且理論上可以實現任意波形，能夠比較全面的滿足題目的要求。（1） 性能利用硬件并行的優勢，fpga打破了順序執行的模式，在每個時鐘周期內完成更多的處理任務，超越了數字信號處理器（dsp）的運算能力。 著名的分析與基準測試公司bdti，發布基準表明在某些應用方面，fpga每美元的處理能力是dsp解決方案的多倍。在硬件層面控制輸入和輸出（i/ o）為滿足應用需求提供了更快速的響應時間和專業化的功能。（2）上市時間盡管上市的限制條件越來越多，fpga技術仍提供了靈活性和快速原型的能力。用

25、戶可以測試一個想法或概念，并在硬件中完成驗證，而無需經過自定制asic設計漫長的制造過程。由此用戶就可在數小時內完成逐步的修改并進行fpga設計迭代，省去了幾周的時間。商用現成（cots）硬件可提供連接至用戶可編程fpga芯片的不同類型的i/o。高層次的軟件工具的日益普及降低了學習曲線與抽象層，并經常提供有用的ip核（預置功能）來實現高級控制與信號處理。（3）成本自定制asic設計的非經常性工程（nre）費用遠遠超過基于fpga的硬件解決方案所產生的費用。asic設計初期的巨大投資表明了原始設備制造商每年需要運輸數千種芯片，但更多的最終用戶需要的是自定義硬件功能，從而實現數十至數百種系統的開發

26、。可編程芯片的特性意味著用戶可以節省制造成本以及漫長的交貨組裝時間。系統的需求時時都會發生改變，但改變fpga設計所產生的成本相對asci的巨額費用來說是微不足道的。（4）穩定性軟件工具提供了編程環境，fpga電路是真正的編程“硬”執行過程?；谔幚砥鞯南到y往往包含了多個抽象層，可在多個進程之間計劃任務、共享資源。驅動層控制著硬件資源，而操作系統管理內存和處理器的帶寬。對于任何給定的處理器內核，一次只能執行一個指令，且基于處理器的系統時刻面臨著嚴格限時的任務相互取占的風險。而fpga不使用操作系統，擁有真正的并行執行和專注于每一項任務的確定性硬件，可減少穩定性方面出現問題的可能。（5）長期維護

27、正如上文所提到的，fpga芯片是現場可升級的，無需重新設計asic所涉及的時間與費用投入。舉例來說，數字通信協議包含了可隨時間改變的規范，而基于asic的接口可能會造成維護和向前兼容方面的困難?？芍匦屡渲玫膄pga芯片能夠適應未來需要作出的修改。隨著產品或系統成熟起來，用戶無需花費時間重新設計硬件或修改電路板布局就能增強功能。3.3 fpga的設計結構這里主要介紹基于fpga/cpld器件以實現數字系統的步驟與要點，基于fpga/cpld器件是數字系統設計流程如圖3-1所示，主要包括設計輸入、綜合、fpga/cpld器件適配、仿真和編程下載等步驟。設計輸入原理圖hdl文本綜合fpga/cpld

28、適配fpga/cpld編程下載功能仿真時序仿真在線測試圖3-1 基于fpga/cpld的數字系統設計流程第四章 針對任意波形發生器的系統設計4.1 系統設計波形選擇控制字波形選擇寄存器相位字寄存器相位控制字頻率字累加器頻率字寄存器尋址累加器波形數據存儲頻率控制字pll倍頻 pll倍頻輸出外部時鐘fpga設計框圖如圖4-1所示。圖4-1 fpga設計框圖fpga的主要功能是：（1）產生出與s3c2440一致的接口電路，使其能夠接受arm處理器發出的控制信號；（2）可以保存頻率控制字，然后構成相位累加器，產生出與主時鐘頻率相同的ram尋址字；（3）能夠用內部的存儲模塊構成可以存放多種波形數據的ro

29、m，再通過對應的控制線進行多功能選擇；（4）構建出兩個多波形選擇的輸出通道，其中的一條通道可具備相移功能；（5）使用內部倍頻外部低頻晶振源，輸出與主時鐘同頻的時鐘，達到驅動片外高速d/a的目的。該系統可以實現所學常規的固定波形輸出和任意波形輸出。相位累加器用于對輸入頻率控制字進行累加運算，輸入頻率控制字決定輸出信號的頻率和頻率分辨率。因此相位累加器是整個dds性能的關鍵部分。傳統的相位累加器是用1個加法器加1個d觸發器組成，調用其中的1個宏模塊設置成32位數據相加，再加另一個32位的宏模塊，就可以組成相位累加器。4.2 fpga的模塊劃分fpga設計模塊流程圖如圖4-2所示。頂層模塊dds控制

30、模塊時鐘模塊波形選擇模塊pw輸入fw輸入pw截取32位流水線累加器romram圖4-2 fpga設計模塊流程圖整個設計有一個頂層模塊，按照功能要求劃分成三個功能模塊，其中dds控制模塊是整個dds的核心模塊，相對來說比較復雜，又可以劃分成6個模塊。dds模塊的命令字比較多，一共有8個，每個都是8位，通過3位地址線尋址。第一個命令字是幅值命令字，用來控制輸出波形的幅值，取值范圍是0-255，可以將輸出電壓劃分為255個電壓等級。第二個命令字是波形數據命令字，它主要存放即將寫入查找表中的數據。第三個命令字是查找表地址命令字，它主要存放選中的查找表的地址。第四、五、六個命令字是分頻系數命令字，一共2

31、4位，用來將輸入的全局時鐘分頻，作為相位累加器的時鐘源，3個命令字中依次為低八位、中八位、高八位。第七個的命令字是頻率控制命令字，主要存放頻率控制字，頻率控制字一共12位，它存放其中低八位，最后的命令字是控制命令字，其中高四位用來存放頻率控制字的高四位，最低位用來控制查找表的寫入，當它為高電平時，將波形數據命令字中數據寫入查找表地址命令字中的地址。該命令字的第二位控制啟動波形生成，當它為高電平時，dds模塊開始輸出波形，當它為低電平是，停止輸出波形。4.2.1 時鐘模塊由耐奎斯特采樣定理如要得到輸出頻率為20mhz的信號，那么，所輸入的信號時鐘頻率必須得達到50mhz以上。采樣的頻率越高，輸出

32、的波形的平坦度越好，同時波形的的采樣點數也就越多，那么所獲得的波形的質量也就越好。本設計中的dds模塊是一個高速模塊，所以，對系統時鐘也就有很高的要求，不僅需要有很高的穩定性，而且還需要有較高的頻率，如果在fpga的時鐘端直接加一個高頻晶振，時鐘不會穩定，而且費用將會很高，功耗會很大。所以在本篇論文中，直接采用altera公司的pll核，在fpga時鐘端只要加一個低頻晶振，那么就可以通過。如圖4-3中為用一個低頻晶振生成出的pll的實例圖，它們兩個時鐘都是都一個pll所產生的，因此，輸出的時鐘偏移都在允許范圍內。時鐘倍頻模塊如圖4-3所示。圖4-3 時鐘倍頻模塊4.2.2 d/a轉換模塊 n位

33、的d/a轉換器方框圖如圖4-4所示。n位數字量輸入數碼寄存器n位模擬開關解碼網絡求和電路模擬量輸出基準電壓圖4-4 n位的d/a轉換器方框圖從dds的波形存儲器輸出的仍只是代表波形幅度量化值的n位數字信號，要得到模擬輸出信號還需經d/a轉換電路進行數一摸轉換電路。d/a轉換器是由電阻解碼網絡以及二進制數碼控制的開關組成，并根據應用需要附加了一些功能電路構成的。d/a轉換器將每一位的代碼按其權的大小轉換成相應的模擬量，然后將這些模擬量相加，即可得與數字量成正比的總模擬量，從而實現了數模轉換。另外，系統還要求能夠做到輸出波形幅度、相位、頻率可調。這樣如果要做到幅度可調就必須調節數模轉換的基準電壓。

34、而數模轉換的輸出模擬量的大小與基準電壓有關。4.2.3 48位寄存器設計本設計采用了48位寄存器，用來存儲從arm處理器讀取的48位控制信號。其中控制信號的低16位用于作波形的選擇，相位的偏移?？刂菩盘柕母呶划斪黝l率控制字使用，結合fpga的累加器產生32位地址數據。利用這個地址從波形存儲器里將波形調用出來，輸出相應的波形。verilog hdl程序：module r_sydff （rb,d,clk,q）;input rb,clk;input 47:0d;output 47:0q;reg47:0q;always (posedge clk or negedge rb)q<=(!rb)?0:

35、d;endmodule將上述程序利用quartusii仿真出來圖形如下圖4-5所示。圖4-5 48位寄存器仿真圖 從仿真結果可以看出從外部輸入的值d已經被存放在fpga劃分出來的寄存器q當中。實現了48位寄存器的功能。4.2.4 地址發生器模塊地址發生器模塊包含相位累加器和相位控制器，其中相位累加器是dds模塊的核心部件，完成接收單片機送來的頻率、相位等控制數據。本模塊主要通過編程對fpga芯片完成功能，所用到的硬件連接也只是fpga芯片通過編程所分配的i/ o引腳。用fpga芯片形成相位累加器的程序如下。 if ( clk_24 c event and clk_24= c 1 c ) th

36、en sintt : = sintt + sint_s( 19 downto 0) ; rom_addr < = sint t( 23 downto 16) ;仿真波形如圖4-6所示。圖4-6 相位累加器程序仿真圖解仿真時序如圖 4-7 所示。圖4-7 相位調制仿真圖解4.2.5 波形數據存儲器設計系統中波形發生器能夠產生任意波形，我們利用宏定義的方法，在fpga內部定義一雙口ram單元，可在帶電的狀態下實現對當前波形的存儲。同時由于是采用雙口接口，可實現的數據的高速讀取和寫入。經過七步的設置，就可以生成一個rom的ip核。當在波形rom中固化所需波形的一個周期的幅度值后，由地址發生器產

37、生的地址對波形rom尋址，依次可取出送至d/a轉換及濾波后即可得到所需的模擬波形輸出。受到掉電存儲原理的啟發，我們為fpga（ram定義在fpga中）外接一鋰電電池，這樣即可保證掉電后ram中的數據也不丟失。verilog hdl程序:module rom8 (address,inclock,q);input 7:0 address; input inclock;output 7:0 q;wire 7:0 subes wire0;wire 7:0 q=sub一 wire07:0;lpm_ rom lpm- rom- component (.address (address),.inclock

38、(inclock),.q(sub wire0),.memenab (),.outclock(); defparam lpm- rom- ended_device family="acex 1 k", ipm rom_component.lpm width=8, lpm rom component.lpm- widthad=8, lpm一 rom component.lpm_ address control="registered", ipm一 rom_ component.lpm- outdata="unregiste

39、red", ipm- rom- component.lpm_file="sindata.mif", lpm_ rom_ component.lpm一ype="lpm_ rom" endmodule調用上述程序，將rom表中的數據調出，可形成最后的波形。下面以正弦波為例子。32位正弦波仿真圖如4-8所示。圖4-8 32位正弦波仿真圖4.2.6 任意波形輸出模塊圖4-9是所設計的dds任意波形發生器在quartusii6.0中的時序仿真。(以正弦波為例)。圖4-9 dds任意波形發生器輸出正弦波數字仿真圖4.3任意波形發生器的fpga實現在早期的d

40、ds系統中，使用的是分離的數字器件搭接，但隨著整個電路系統運行頻率的提高，采用分離器件構建的dds電路也有其自身無法解決的問題，這主要表現在系統工作頻率和電磁兼容上。后來出現的專用dds芯片，對科學技術的發展起了推動作用，然而專用dds芯片有其自身的缺陷價格昂貴，目前還無法實現任意波形輸出。近來，cpld及fpga的發展克服了它的弊端并為它的實現和發展提供了更好的技術手段。fpga的應用不但使得數字電路系統的設計更加方便。用fpga按照dds的基本原理和結構設計和實現一個任意波形發生器，所以dds的幾個基本部分都是應當具備的。實現任意波形發生的關鍵在于把存放波形量化表的rom換成了可以改寫的r

41、am，這樣通過與ram的接口可以改變存放在波形ram中的數據從而實現任意波形發生。采用fpga設計dds電路比用專用dds芯片更加靈活。相比之下，fpga的功能完全取決于設計本身的需求，可復雜也可簡單，因為只要改變fpga中的rom數據，dds就可以產生任意波形，因此具有很大的靈活性。另外，將dds設計嵌入到fpga芯片所構成的系統中，其系統成本不會增加多少，但購買專用芯片的價格則是前者的數倍。并且fpga芯片還支持在系統現場升級，雖然在精度和速度上稍顯不足，但也能大致滿足大部分系統的使用要求。因此，采用fpga來設計dds系統具有比較高的性價比。 第五章 總結與展望隨著電子行業的高速發展，對

42、任意波形發生器的需求越來越大。本文首先介紹了任意波形發生器的發展，然后介紹了實現任意波形發生器的主流技術dds技術。直接數字頻率合成器（dds）是從相位概念出發直接合成所需波形的一種頻率合成技術。通過學習研究，了解了dds工作的特點和方式，闡述了dds信號合成技術的優勢，掌握了在quartus ii環境下對fpga設計，構建dds的技術，發揮了任意波形輸出的靈活性。通過該設計，掌握了dds的理論原理，熟練了fpga的設計與使用，加深了對單片機控制系統的理解，提高了自己的專業能力。同時，設計中還存在一些不足之處。本文章詳細闡述了產生任意波形數據和基于fpga的硬件設計部分，以quartus軟件平

43、臺作為開發工具，選用cycloneii系列的ep2c5-f256c6 fpga芯片實現dds結構中的數字部分，其中相位累加器是dds的核心部件，重點闡述了相位累加器部分的設計，采用8級流水線結構借助前5級的超前進位模塊，編譯的最高工作頻率，由31797 mhz提高到3367 mhz，采用此種設計方法，節約了成本，縮短了開發周期，具有可行性。由于作者水平有限、經驗不夠豐富，本設計還是存在許多不足，一些技術環節仍需改進。所以，在今后的工作和學習中，我將從實際出發，把每個困難都當成是一次歷練，積極鉆研，創造出更完美的設計。參考文獻1 楊曉慧，楊旭.fpga系統設計與實例m.北京:人民郵電出版社，2010324-336.2 黃智偉，王彥.fpga系統設計與實踐m.北京:電子工業出版社，2005381-390.3 杜慧敏，李宥謀，趙全良.基于verilog的fpga設計基礎m.西安: 西安電子科技大學出 版社, 2006.02.99-103.4華清遠見嵌入式培訓中心.fpga應用開發入門與典型事例m.北京：人民郵電出版社， 2008.07.70-91.5蔡述庭，陳平，棠潮，吳澤雄.fpga設計從電路到系統m.北京：清華大