1、智能搶答器的設計智能搶答器的設計 摘摘 要要 隨著電子技術的發(fā)展，它在各個領域的應用也越來越廣泛。人們對它的認識 也逐步加深。人們也利用了電子技術以及相關的知識解決了一些實際問題。如： 智能搶答器的設計與制作。搶答器是競賽問題中一種常用的必備裝置，從原理上 講，它是一種典型的數(shù)字電路。數(shù)字搶答器由主體電路與擴展電路組成。優(yōu)先編 碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；主持人按開始 按鈕示意開始，以上兩部分組成主體電路。通過定時電路實現(xiàn)計時功能，構成擴 展電路。經(jīng)過布線、焊接、調(diào)試等工作后數(shù)字搶答器成形。在搶答電路中利用一 個優(yōu)先編碼器譯出最先搶到答題權的選手的編號并經(jīng) led

2、 顯示器顯示出來，同時 還要封鎖電路以防其他選手再搶答。當選手答題完成后，主持人將系統(tǒng)恢復至零。 關鍵詞：搶答,計時,鎖存 目 錄 設計任務書 .i 摘 要 .ii 目 錄 .iii 1 智能儀器的發(fā)展及應用 .1 1.1 智能搶答器的發(fā)展.1 1.2 智能搶答器的應用.1 2 方案的確定 .2 2.1 單片機搶答器.2 2.2 plc 搶答器 .2 2.3 電子搶答器.2 3 總體方案設計 .3 4 單元模塊設計 .4 4.1 編碼、鎖存電路模塊.4 4.2 定時電路模塊.9 4.3 報警電路.14 5 組裝與調(diào)試 .16 致 謝 .18 參考文獻 .19 附 錄 .20 1 智能儀器的發(fā)展

3、及應用 1.11.1 智能搶答器的發(fā)展智能搶答器的發(fā)展 當今的社會競爭日益激烈，選拔人才，評選優(yōu)勝，知識競賽之類的活動愈 加頻繁，而在競賽中往往分為幾組參加，這時針對主持人提出的問題，如果要 是讓搶答者用舉手等方法，這在某種程度上會因為主持人的主觀誤斷造成比賽 的不公平性。比賽中為了準確、公正、直觀地判斷出第一搶答者，這就要有一 種搶答設備作為裁判員，這就必然離不開搶答器。 搶答器是一種應用非常廣泛的設備，在各種競賽、搶答場合中，它能迅速、 客觀地分辨出最先獲得發(fā)言權的選手。早期的搶答器只由幾個三極管、可控硅、 發(fā)光管等組成，能通過發(fā)光管的指示辯認出選手號碼?，F(xiàn)在大多數(shù)搶答器均使 用單片機或集

4、成電路，并增加了許多新功能，如選手號碼顯示、搶按前或搶按 后的計時、選手得分顯示等功能。 隨著科技的發(fā)展，現(xiàn)在的搶答器正朝著數(shù)字化，智能化的方向發(fā)展，這就 必然提高了搶答器的成本。目前所使用的搶答器有的電路較復雜不便于制作， 可靠性低，實現(xiàn)起來很困難，有的則用一些專用的集成塊，而專用集成塊的購 買又很困難。簡易邏輯數(shù)字搶答器具有電路簡單、元件普通、易于購買等特點， 很好地解決了制作困難和難于購買問題。 1.21.2 智能搶答器的應用智能搶答器的應用 隨著我國搶答器市場的迅猛發(fā)展，與之相關的核心生產(chǎn)技術應用與研發(fā)必 將成為業(yè)內(nèi)企業(yè)關注的焦點，而搶答器作為一種電子產(chǎn)品，早已廣泛應用于各 種知識競賽

5、場合。搶答器一般分為電子搶答器和電腦搶答器。電子搶答器多適 用于學校和企事業(yè)單位舉行的簡單的搶答活動。電腦搶答器多用于大型的電臺 活動。 2 方案的確定 2.12.1 單片機搶答器單片機搶答器 所謂單片機系統(tǒng)就是采用目前市場上的單片機 cpu 及其它外圍芯片，根據(jù) 不同系統(tǒng)設計電路板，最終設計成一臺簡易的計算機系統(tǒng)，并在此基礎上設計 程序以達到所要求的控制功能。這種形式在 80 年代國內(nèi)很流行，但由于受到 本身可靠性及其它方面的限制，目前除了儀表上仍然采用外，在工業(yè)現(xiàn)場的應 用已逐步被代替。 2.22.2 plcplc 搶答器搶答器 plc 是專為在工業(yè)環(huán)境下應用而設計的一種數(shù)字運算操作的電子

6、裝置,是帶 有存儲器,可以編制程序的控制器。它能夠存儲和執(zhí)行指令,進行邏輯運算,順序 控制,定時,計數(shù)和算術等操作,并通過數(shù)字式和模擬式的輸入輸出,控制各種類 型的機械和生產(chǎn)過程。 2.32.3 電子搶答器電子搶答器 簡易邏輯數(shù)字搶答器由主體電路與擴展電路組成。優(yōu)先編碼電路、鎖存器、 譯碼電路將參賽隊的輸入信號在顯示器上輸出；通過定時電路和譯碼電路將秒 脈沖產(chǎn)生的信號在顯示器上輸出實現(xiàn)計時功能，構成擴展電路。 在知識競賽中，特別是做搶答題時，在搶答過程中，為了知道哪一組或哪 一位選手先答題，必須要有一個系統(tǒng)來完成這個任務。如果在搶答中，只靠人 的視覺是很難判斷出哪組先答題材。這次設計就是電子技

7、術以及三極管巧妙的 設計搶答器，使以上問題得以解決，即使兩組的搶答時間相差幾微秒，也可分 辨出哪組優(yōu)先答題，這是本設計的一大優(yōu)點。 通過研究發(fā)現(xiàn)，采用數(shù)字電路技術設計的搶答器與目前常用的搶答器相比， 首先，電路連接簡單，因為大多數(shù)功能單元都能通過數(shù)字電路完成；第二。工 作性能可靠，抗干擾能力優(yōu)于目前搶答器。所以本研究是一個實用的工程設計， 具有創(chuàng)新性。鑒于現(xiàn)在小規(guī)模的知識競賽越來越多，操作簡單，經(jīng)濟實用的小 型搶答器必將大有市場。因此，我選擇簡易邏輯數(shù)字搶答器這一課題。 3 3 總體方案設計總體方案設計 如圖 3.1 所示為總體方框圖。其工作原理為：接通電源后，主持人將開關撥到 “清零”狀態(tài)，

8、搶答器處于禁止狀態(tài)，編號顯示器滅燈，定時器顯示設定時間；主 持人將開關置“開始”狀態(tài)，宣布“開始”，搶答器工作。定時器倒計時，選手在 定時時間內(nèi)搶答時，搶答器完成優(yōu)先判斷、編號鎖存、編號顯示。當一輪搶答之后， 定時器停止、禁止二次搶答、定時器顯示剩余時間。如果再次搶答必須由主持人再 次操作“清除”和“開始”狀態(tài)開關。 圖 3.1 總體方框圖 搶答 按 鈕 優(yōu)先編碼 電路 鎖存 器 譯碼 電 路 顯 示 電 路 主持人控制 開關 控制 電 路 秒脈沖產(chǎn)生 電路 定時 電 路 譯碼 電 路 顯示 電 路 4 單元模塊設計 4.14.1 編碼、鎖存電路模塊編碼、鎖存電路模塊 該電路主要完成兩個功能：

9、分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號， 同時譯碼顯示電路顯示編號（顯示電路采用七段數(shù)字數(shù)碼顯示管）；禁止其他選手 按鍵，其按鍵操作無效。 其參考電路如圖 4.1.1 所示，其工作過程：開關 s 置于“清除”端時，rs 觸發(fā) 器的 r 端均為 0，4 個觸發(fā)器輸出置 0，使 74ls1480，使之處于工作狀態(tài)。當開 關 s 置于“開始”時，搶答器處于等待工作狀態(tài)，當有選手將鍵按下時（如按下 s3） ，74ls148 的輸出 經(jīng) rs 鎖存后，1q=1,74ls48 處于工作狀態(tài)，4q3q2q=100,經(jīng)譯 碼顯示為“4” 。此外，1q1，使 74ls1481，處于禁止狀態(tài)，封鎖其他按鍵的

10、輸 入。當按鍵松開即按下時，74ls148 的此時由于仍為q1，74ls1481，所以 74ls148 仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先 性。如有再次搶答需由主持人將 s 開關重新置“清除”然后再進行下一輪搶答。 圖 4.1.1 編碼、鎖存電路 編碼、鎖存電路由優(yōu)先編碼器 74ls148 和 rs 鎖存器 74ls279 組成。優(yōu)先編碼器 74ls148 是 8 線輸入 3 線輸出的二進制編碼器（簡稱 8-3 線二進制編碼器） ，其作用 是將輸入 i0i7 這 8 個狀態(tài)分別編成 8 個二進制碼輸出。優(yōu)先編碼器允許同時輸入 兩個以上的編碼信號，不過在優(yōu)先編碼器將

11、所有的輸入信號按優(yōu)先順序排了隊，當 幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權最高的一個進行編碼。其功能表如表 4.1 所示。由表看出 74ls148 的輸入為低電平有效。優(yōu)先級別從 i7 至 i0 遞降。另 外，它有輸入使能，輸出使能和。st 2 y 1 y 4.1.14.1.1 優(yōu)先編碼器優(yōu)先編碼器 74ls14874ls148 74ls148 為 8 線3 線優(yōu)先編碼器，表 4.1 為其真值表，圖 4.1.2 為其管腳圖。 i0 i1 i2 i3 i4 i5 i6 i7 s y0 y1 y2 yex ys y09 7 6 14 15 10 11 12 13 1 2 3 4 5 74ls148

12、 y0 1 2 3 4 5 6 7 8 74ls148 16 15 14 13 12 11 10 9 i4 i5 i6 i7 s(e) y2 y1 gnd vcc ys yex i3 i2 i1 i0 y0 (a)(b) 圖 4.1.2 管腳圖 表 4.1 74ls148 8 線3 線二進制編碼器真值表 74ls148 工作原理如下： 該編碼器有 8 個信號輸入端，3 個二進制碼輸出端。此外，電路還設置了輸入 使能端 st，輸出使能端 eo 和優(yōu)先編碼工作狀態(tài)標志 gs。 當 st=0 時，編碼器工作；而當 st=1 時，則不論 8 個輸入端為何種狀態(tài)，3 個 輸出端均為高電平，且優(yōu)先標志端和

13、輸出使能端均為高電平，編碼器處于非工作狀 態(tài)。這種情況被稱為輸入低電平有效，輸出也為低電來有效的情況。當 st=0，且至 少有一個輸入端有編碼請求信號（邏輯 0）時，優(yōu)先編碼工作狀態(tài)標志 gs 為 0。表 明編碼器處于工作狀態(tài)，否則為 1。 由表 4.1 可知，在 8 個輸入端均無低電平輸入信號和只有輸入 0 端（優(yōu)先級別 最低位）有低電平輸入時，y2y1y0 均為 111，出現(xiàn)了輸入條件不同而輸出代碼相同 的情況，這可由 gs 的狀態(tài)加以區(qū)別，當 gs1 時，表示 8 個輸入端均無低電平輸入， 此時 y2y1y0=111 為非編碼輸出；gs0 時，y2y1y0=111 表示響應輸入 0 端為

14、低電平 時的輸出代碼（編碼輸出）。ys 只有在 st 為 0，且所有輸入端都為 1 時，輸出為 0，它可與另一片同樣器件的 st 連接，以便組成更多輸入端的優(yōu)先編碼器。 從表 4.1 不難看出，輸入優(yōu)先級別的次序為 7，6，0。輸入有效信號 為低電平，當某一輸入端有低電平輸入，且比它優(yōu)先級別高的輸入端無低電平輸入 時，輸出端才輸出相對應的輸入端的代碼。例如 5 為 0，且優(yōu)先級別比它高的輸入 6 和輸入 7 均為 1 時，輸出代碼為 010，這就是優(yōu)先編碼器的工作原理。 4.1.24.1.2 鎖存器鎖存器 74ls27974ls279 在 74ls279 中，由于 4 回路中 2 回路置位端子

15、為兩個，所以使用其一時，整理 兩個置位輸入作為 1 個使用，或?qū)⒘硪粋€輸入固定為“h”使用。另外，作為稍微變 化 74ls279 的使用方法，也可將 3 組作為 rs 鎖存器使用，剩余的 rs 鎖存器作為 2 輸入 nand 門電路使用，復位輸入例如 1 管腳固定為“l(fā)”時其輸入為“h”，所以可 構成將 2 管腳和 3 管腳作為輸入，輸出為 4 管腳，此變換如圖 4.1.3 所示。 16 15 14 13 12 11 10 9 74ls279 1 2 3 4 5 6 7 8 gnd2q1q vcc s4 4q3q r4 r111s21sr2s2 r313s23s 圖 4.1.3 74ls279

16、 管腳圖 表 4.2 74ls279 鎖存器功能表 輸入輸出 1 s 2 s r q 0001 0x11 x011 1100 111 沒改變 4.1.34.1.3 74ls4874ls48 七段顯示譯碼器七段顯示譯碼器 74ls48 芯片是一個十進制(bcd)譯碼器,可用來驅(qū)動共陰極的發(fā)光二極管顯示器. 74ls48 的內(nèi)部有升壓電阻，因此無需外接電阻（可直接與顯示器相連接） 。74ls48 其引腳圖如下（圖 4.1.3）： 圖 4.1.3 74ls48 引腳圖 74ls48 的功能表如下表（表 4.3）所示。其中，a3a2a1a0 為 8421bcd 碼輸入端， a-g 為 7 段譯碼輸出端

17、。 表 4.3 74ls48 功能表 常用的七段顯示器件：半導體數(shù)碼管將十進制數(shù)碼管分成七個字段，每段為一 個發(fā)光二極管。半導體數(shù)碼管（或稱 led 數(shù)碼管）的基本單元是 pn 結。目前較多采 用磷砷化鎵做成的 pn 結，當外加正向電壓時，就能發(fā)出清晰的光線。單個 pn 結可 以封裝成發(fā)光二極管，多個 pn 結可以按分段式封裝成半導體數(shù)碼管，其管腳排列如 圖 4.1.4 所示： +5v gnd a b c d e e f f g g dpdp d c b a r8r8 半導體顯示管腳示意圖 共陰極接線圖 共陽極接線圖 圖 4.1.4 圖 4.1.5 七段數(shù)字顯示發(fā)光組合 本設計用到共陰極顯示器

18、和 74ls48 譯碼器。 為試燈輸入：當=0 時，/=1 時，若七段均完好，顯示字形是“8” ，ltlt b i br y 該輸入端常用于檢查 74ls48 顯示器的好壞；當=1 時，譯碼器方可進行譯碼顯示。lt 用來動態(tài)滅零，當=1 時，且=0 時，輸入 a3a2a1a0=0000 時，則 br ilt br i /=0 使數(shù)字符的各段熄滅；/為滅燈輸入/滅燈輸出，當=0 時不管輸 b i br y b i br y b i 入如何，數(shù)碼管不顯示數(shù)字；/為控制低位滅零信號，當=1 時，說明本位 b i br y br y 處于顯示狀態(tài)，若=0，且低位為零，則低位零被滅。 br y 4.24

19、.2 定時電路模塊定時電路模塊 該部分主要由 555 定時器秒脈沖產(chǎn)生電路、十進制同步加減計數(shù)器 74ls192 減 法計數(shù)電路、74ls48 譯碼電路和 1 個 7 段數(shù)碼管即相關電路組成。一塊 74ls192 實 現(xiàn)減法計數(shù)，通過譯碼電路 74ls48 顯示到數(shù)碼管上，其時鐘信號由時鐘產(chǎn)生電路提 供。74ls192 的預置數(shù)控制端實現(xiàn)預置數(shù)，由節(jié)目主持人根據(jù)情況設定時間。 共陰極七段數(shù)碼顯示管上，當有人搶答時，停止計數(shù)并顯示此時的倒計時時間； 如果沒有人搶答，且倒計時時間到時， 輸出低電平到時序控制電路，控制 74ls48，使 0 閃爍，同時以后選手搶答無效。 4.2.14.2.1 計數(shù)器

20、計數(shù)器 74ls19274ls192 74ls192 是雙時鐘方式的十進制可逆計數(shù)器，具有下述功能： （1）異步清零：cr=1，q3q2q1q0=0000 （2）異步置數(shù)：cr=0，ld=0，q3q2q1q0=d3d2d1d0 （3）保持： cr=0，ld=1，cpu=cpd=1,q3q2q1q0 保持原態(tài) （4）加計數(shù)：cr=0, ld=1，cpu=cp，cpd=1，q3q2q1q0 按加法規(guī)律計數(shù) （5）減計數(shù)：cr=0, ld=1，cpu=1，cpd= cp，q3q2q1q0 按減法規(guī)律計數(shù) 其中 cpu 為加計數(shù)時鐘輸入端，cpd 為減計數(shù)時鐘輸入端。 ld 為預置輸入控制端，異步預置

21、。 cr 為復位輸入端，高電平有效，異步清除。 co 為進位輸出：1001 狀態(tài)后負脈沖輸出 bo 為借位輸出：0000 狀態(tài)后負脈沖輸出 （a） (b) 圖 4.2.1 74ls192 引腳排列示意圖 表 4.4 74ls192 功能表 4.2.24.2.2 譯碼器譯碼器 74ls4874ls48 74ls48 芯片是一種常用的七段數(shù)碼管譯碼器驅(qū)動器，常用在各種數(shù)字電路和單 片機系統(tǒng)的顯示系統(tǒng)中。 圖 4.2.2 74ls48 引腳排列示意圖 4.2.34.2.3 555555 定時器定時器 555 定時器的內(nèi)部電路框圖 如圖 4.2.3 所示： 圖 4.2.3 555 定時器的內(nèi)部電路框圖

22、 555 定時器外引腳排圖 如圖 4.2.4 所示： resetvcc gnd 1 trig 2 out 3 4 cvolt 5 thold 6 dischg 7 8 u1 555 圖 4.2.4 555 定時器外引腳排圖 555 定時器的內(nèi)部包括兩個電壓比較器，三個等值串聯(lián)電阻，一個 rs 觸發(fā) 器，一個放電管 t 及功率輸出級。它提供兩個基準電壓vcc /3 和 2vcc /3 。 555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制rs 觸發(fā)器和放電管的狀態(tài)。在電源與地之間加上電壓，當 5 腳懸空時，則電壓比 較器 c1 的反相輸入端的電壓為 2vcc /3，c2 的同相輸

23、入端的電壓為 vcc /3。若觸發(fā)輸入端 tr 的電壓小于 vcc /3，則比較器 c2 的輸出為 1，可使 rs 觸發(fā)器置 1，使輸出端 out=1。如果閾值輸入端 th 的電壓大于 2vcc/3， 同時 tr 端的電壓大于 vcc /3，則 c1 的輸出為 1，c2 的輸出為 0，可將 rs 觸發(fā)器置 0，使輸出為 0 電平。 4.2.44.2.4 定時電路定時電路 設定一次搶答的時間，通過定時電路對計數(shù)器進行時間預置，定時電路選用十 進制同步加減計數(shù)器 74ls192 進行設計，電路如圖 4.2.5 所示. 圖 4.2.5 定時電路原理圖 4.34.3 報警電路報警電路 報警電路參考電路

24、圖如圖 4.3.1 所示 其中 555 構成多諧振蕩器，振蕩頻率 f =1.443/（r1+2r2）c1,其輸出信號經(jīng)三極管推動揚聲器，pr 為控制信號，當 pr 為 高電平時，多諧振蕩器工作。反之，電路停振。 圖 4.3.1 報警電路 4.44.4 時序控制電路時序控制電路 時序控制電路需具有以下幾個功能： （1）主持人閉合開關,多路搶答器電路和計時電路進入正常狀態(tài)。 （2）參賽者按鍵時 ,搶答電路和計時電路停止工作。 （3）搶答時間到,無人搶答,揚聲器發(fā)聲,同時搶答電路和計時電路停止工作。 根據(jù)上面的功能要求，設計的時序控制電路如圖 4.3.1 所示。圖中，門 g1 的 作用是控制時鐘信號

25、 cp 的放行與禁止，門 g2 的作用是控制 74ls148 的輸人使能端 。 圖 4.4.1 的工作原理如下： 主持人控制開關從“清除”位置撥到“開始”位置時，來自于圖 4.1.3 中的 74ls279 的輸出 1q=0，經(jīng) g3 反相， a1，則時鐘信號 cp 能夠加到 74ls192 的 cpd 時鐘輸入端，定時電路進行遞減計時。同時，在定時時間未到時，則定時到信號 為 1，門 g2 的輸出 =0，使 74ls148 處于正常工作狀態(tài)，從而實現(xiàn)功能 1 的要求。 當選手在定時時間內(nèi)按動搶答鍵時，1q1，經(jīng) g3 反相，a0，封鎖 cp 信號，定 時器處于保持工作狀態(tài)；同時，門 g2 的輸

26、出 =1，74ls148 處于禁止工作狀態(tài)，從 而實現(xiàn)功能 2 的要求。當定時時間到時，則“定時到信號”為 0，使 74ls148 處于 禁止工作狀態(tài)，禁止選手進行搶答。同時， 門 g1 處于關門狀態(tài)，封鎖 cp 信號， 使定時電路保持 00 狀態(tài)不變，從而實現(xiàn)功能 3 的要求。 圖 4.4.1 時序控制電路 5 組裝與調(diào)試 根據(jù)需求選擇電路的設計進行組裝，完成系統(tǒng)的原理圖設計與面包板設計，對 準備好的面包板，按照組裝圖或原理圖進行器件組裝，組裝完成后進行電路的調(diào)試。 在試驗箱上按各個單元電路分別組裝搶答器、定時譯碼顯示電路、控制電路和 報警電路。然后按照以下步驟進行調(diào)試： 1 檢測與查閱器件 用數(shù)字集成電路測試儀檢測所用的集成電路。通過查閱集成電路手冊，標出電 路圖中各集成電路輸入