Error! No text of specified style in document.LVDS簡介 / V1.0LVDS簡介文件編號TEST-TG-HG004版 本 號V1.0審批姓名簽字日期編寫徐大鵬2011-10-20審核批準文件變更記錄版本修訂原因修訂內容修訂人日 期修訂章節修訂類型修訂描述1.0創建所有ALLALL創建所有徐大鵬2011-10-20注釋：修訂類型： A 增加 M 修改 D 刪除目 錄1前言42引用文件43基本概念44主要內容44.1LVDS工作原理介紹44.2LVDS系統設計54.2.1PCB板54.2.2終端64.2.3未使用的管腳64.2.4媒質（電纜和連接器）選擇64.2.5在噪聲環境中提高可靠性設計74.3LVDS系統的測試74.3.1高速串行LVDS信號質量測試74.3.2高速互連電纜和PCB的阻抗測試85小結86附件91 前言當前，液晶顯示屏普遍采用LVDS接口，我司的MMI項目中也使用到了觸摸屏，這里介紹了LVDS技術的原理和應用，并討論了在單板和系統設計中應用LVDS時的布線技巧和測試方法，給予硬件開發設計和測試人員提供參考。2 引用文件網絡3 基本概念LVDS：Low Voltage Differential Signaling，低電壓差分信號4 主要內容4.1 LVDS工作原理介紹LVDS接口，這是一種單工方式，必要時也可使用半雙工、多點配置方式，但一般在噪聲較小、距離較短的情況下才適用。此技術擁有330mV的低壓差分信號（250mVMIN NAND 450mVMAX），每個點到點連接的差分對由一個驅動器、互連器和接收器組成。驅動器和接收器主要完成TTL信號和LVDS信號之間的轉換。互連器包含電纜、PCB上差分導線對以及匹配電阻。驅動器由一個驅動差分線對的電流源組成通常電流為3.5mA；接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100的匹配電阻，并在接收器的輸入端產生大約350mV的電壓。當驅動器翻轉時，它改變流經電阻的電流方向，因此產生有效的邏輯1和邏輯0狀態。不管使用的LVDS傳輸媒質是PCB線對還是電纜，都必須采取措施防止信號在媒質終端發生反射，同時減少電磁干擾。LVDS要求使用一個與媒質相匹配的終端電阻（10020），該電阻終止了環流信號，在PCB布線時，應該將它盡可能靠近接收器輸入端放置。LVDS驅動器能以超過155.5Mbps的速度驅動雙絞線對，距離超過。對速度的實際限制是： 送到驅動器的TTL數據的速度； 媒質的帶寬性能。通常在驅動器側使用復用器、在接收器側使用解復用器來實現多個 TTL信道和一個LVDS信道的復用轉換，以提高信號速率，降低功耗。并減少傳輸媒質和接口數，降低設備復雜性。LVDS接收器可以承受至少1V的驅動器與接收器之間的地的電壓變化。由于LVDS驅動器典型的偏置電壓為+1.2V，地的電壓變化、驅動器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對于接收器的地是共模電壓。這個共模范圍是：+0.2V+2.2V。建議接收器的輸入電壓范圍為：0V+ 2.4V。 4.2 LVDS系統設計LVDS系統的設計要求設計者應具備超高速單板設計的經驗并了解差分信號的理論。設計高速差分板并不很困難，下面將簡要介紹一下設計時需要注意的地方：4.2.1 PCB板1. 至少使用層PCB板（從頂層到底層）：LVDS信號層、地層、電源層、TTL信號層；2. 使TTL信號和LVDS信號相互隔離，否則TTL可能會耦合到LVDS線上，最好將TTL和LVDS信號放在由電源地層隔離的不同層上或至少與其它信號線留有15mil的間距；3. 使LVDS驅動器和接收器盡可能地靠近連接器的LVDS端；4. 使用分布式的多個電容來旁路LVDS設備，表貼電容靠近電源地層管腳放置；5. 電源層和地層應使用粗線，不要使用50布線規則6. 保持PCB地線層返回路徑寬而短；7. 應利用地層返回銅線的電纜連接兩個系統的地層；8. 使用多過孔(至少兩個)連接到電源層(線)和地層(線)，表面貼電容可以直接焊接到過孔焊盤以減少線頭。9. 使用與傳輸媒質的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對離開集成芯片后立刻盡可能地相互靠近（距離小于il），這樣能減少反射并能確保耦合到的噪聲為共模噪聲；10. 使差分線對的長度相互匹配以減少信號扭曲，防止引起信號間的相位差而導致電磁輻射；11. 不要僅僅依賴自動布線功能，而應仔細修改以實現差分阻抗匹配并實現差分線的隔離；12. 盡量減少過孔和其它會引起線路不連續性的因素；13. 避免將導致阻值不連續性的90走線，使用圓弧或45折線來代替；14. 在差分線對內，兩條線之間的距離應盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線之間的距離應盡可能保持一致，以避免差分阻抗的不連續性。4.2.2 終端1. 使用終端電阻實現對差分傳輸線的最大匹配，阻值一般在90130之間，系統也需要此終端電阻來產生正常工作的差分電壓；2. 最好使用精度2%的表貼電阻跨接在差分線上，必要時也可使用兩個阻值各為50的電阻，并在中間通過一個電容接地，以濾去共模噪聲。4.2.3 未使用的管腳所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發送驅動器輸入和控制使能管腳接電源或地。4.2.4 媒質（電纜和連接器）選擇1. 使用受控阻抗媒質，差分阻抗約為100，不會引入較大的阻抗不連續性；2. 就減少噪聲和提高信號質量而言，平衡電纜（如雙絞線對）通常比非平衡電纜好；3. 電纜長度小于0.5m時，大部分電纜都能有效工作，距離在0.5m10m之間時,CAT 3(Categiory 3)雙絞線對電纜效果好、便宜并且容易買到，距離大于10m并且要求高速率時，建議使用CAT 5雙絞線對。4.2.5 在噪聲環境中提高可靠性設計LVDS 接收器在內部提供了可靠性線路，用以保護在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當驅動器三態或者接收器上的電纜沒有連接到驅動器上時，它并沒有提供在噪聲環境中的可靠性保證。在此情況下，電纜就變成了浮動的天線，如果電纜感應到的噪聲超過LVDS內部可靠性線路的容限時，接收器就會開關或振蕩。如果此種情況發生，建議使用平衡或屏蔽電纜。另外，也可以外加電阻來提高噪聲容限。如果使用內嵌在芯片中的LVDS收發器，由于一般都有控制收發器是否工作的機制，因而這種懸置不會影響系統。 4.3 LVDS系統的測試對于LVDS系統的測試，主要涉及以下幾個方面：1. 高速串行LVDS信號質量測試，用于保證LVDS信號的正確傳輸；2. 高速互連電纜和PCB的阻抗測試，用于保證傳輸鏈路的信號完整性；3. 系統誤碼率測試，用于驗證系統實際傳輸的誤碼率。4.3.1 高速串行LVDS信號質量測試在數據傳輸過程中，還必須有時鐘信號的參與，LVDS接口無論傳輸數據還是傳輸時鐘，都采用差分信號對的形式進行傳輸。所謂信號對，是指LVDS接口電路中，每一個數據傳輸通道或時鐘傳輸通道的輸出都為兩個信號（正輸出端和負輸出端）。LVDS發送芯片將以并行方式輸入的TTL電平RGB數據信號轉換成串行的LVDS信號后，直接送往液晶面板側的LVDS接收芯片。LVDS發送芯片的輸出是低擺幅差分對信號，一般包含一個通道的時鐘信號和幾個通道的串行數據信號。由于LVDS發送芯片是以差分信號的形式進行輸出，因此，輸出信號為兩條線，一條線輸出正信號，另一條線輸出負信號。高速串行LVDS信號質量測試的測試項目通常為：眼圖、模板測試；抖動分析測試。對于眼圖、模板的測試，需要借助高端示波器及高速串行數據分析軟件，對于模板測試失敗的波形，示波器還有一個非常獨特的功能：失效bit定位，即可以將模板測試的波形展開，看到造成模板測試的各個特定的bit，這對于定位問題的原因非常有用。LVDS信號出問題也有一半的原因都是由于時鐘的抖動。時鐘和信號中抖動的成因是很復雜的，總的抖動成分TJ中包含了確定性抖動DJ和隨機抖動RJ，而DJ和RJ又分別是由很多因素構成，典型的測試設備如泰克DPO7000示波器。4.3.2 高速互連電纜和PCB的阻抗測試在較低數據速率時，驅動器和接收機一般用時導致信號完整性問題的主要因素。從邏輯電平0 到邏輯電平1 的數據上升時間已不到100 ps，當這么高速的信號在傳輸線路上傳輸時會形成微波傳輸線效應，這些傳輸線效應對于信號的影響會更加復雜。一般用時域分析來描述這些物理層結構的特征，為了獲得一個完整的時域信息，必須要測試反射和傳輸中的階躍和脈沖相應。隨著信號頻率的提高，通常還必須在所有可能的工作模式下進行頻域分析，以全面描述物理層結構的特征。S參數模型說明了這些數字電路所展示出的模擬特點，如不連續點反射、頻率相關損耗、串