4-1基本SRFF1電子課件教學版_第1頁
4-1基本SRFF1電子課件教學版_第2頁
4-1基本SRFF1電子課件教學版_第3頁
4-1基本SRFF1電子課件教學版_第4頁
4-1基本SRFF1電子課件教學版_第5頁
已閱讀5頁，還剩6頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

第四章觸發器

4.1概述主講人：黃麗亞組合邏輯電路任一時刻的輸出狀態只決定于該時刻各輸入變量的狀態，而與電路之前的狀態無關。電路沒有反饋回路。組合邏輯電路的特點時序邏輯電路中，任一時刻的輸出狀態不僅取決于該時刻各輸入變量的狀態，而且與電路之前的狀態有關。電路有反饋回路。時序邏輯電路的特點門電路是構成組合電路的基本單元電路。觸發器是構成時序電路的基本單元電路。4.1概述圖4.1.1觸發器的框圖F一個或多個輸入QQ

觸發器是構成時序邏輯電路的基本單元電路。它是一種具有記憶功能、能儲存1位二進制信息的邏輯電路。

觸發器：Flip-Flop，簡寫為FF，又稱雙穩態觸發器。1、觸發器的特點：（1）具有兩種不同的穩定狀態：“0”或“1”。（2）去掉輸入信號后，觸發器的狀態能長期保存。——即具有記憶功能。（3）部分觸發器能夠在新的信號作用下，從一種穩定狀態翻轉到另一種穩定狀態——即具有翻轉功能。2、觸發器的分類1.按是否受控于時鐘脈沖(CP——ClockPulse)

異步觸發器

同步觸發器①鐘控電位觸發器②主從觸發器③邊沿觸發器2.按實現的邏輯功能SRFF，DFF，JKFF，TFF，T’FF4.2基本SR觸發器(SRFF)

一、由與非門組成的基本SR觸發器

1.電路SDRDQQQ=1，Q=0時，稱為觸發器的1狀態，記為Q=1；Q=0，Q=1時，稱為觸發器的0狀態，記為Q=0。直接置0端，也稱復位端R。即Reset直接置1端，也稱置位端S。即SetQQSDRDSRRDSD低電平有效QQSDRD11011000RDSD

功能說明輸入QQ輸出2.工作原理及邏輯功能01110觸發器被置0

觸發器置0102.工作原理及邏輯功能QQSDRD11011000RDSD功能說明輸入QQ輸出100111觸發器被置1

觸發器置010

觸發器置1012.工作原理及邏輯功能11011000RDSD

功能說明輸入QQ輸出11

觸發器置010

觸發器置101

觸發器保持原狀態不變不變SDRDQQ2.工作原理及邏輯功能

禁止使用1

111011000RDSD功能說明輸入QQ輸出

觸發器置010

觸發器置101

觸發器保持原狀態不變不變001111112.當SD和RD同時由0變1時，輸出狀態可能為0，也可能為1，即輸出狀態不定。因此，這種情況禁用。SDRDQQ1.輸出Q和Q均出1，與觸發器輸出規定不符。0012.工作原理及邏輯功能次態：現態：

指觸發器在輸入信號變化前的狀態，也稱當前狀態。用Qn

表示。指觸發器在輸入信號變化后的狀態，也稱下一狀態。用Qn+1表示。SDRDQQ

禁止使用1

11101100

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論