計算機組成原理教學(xué)課件

王誠教授

清華大學(xué)計算機系

2009年10月

第6章計算機的控制器部件

6.1控制器的功能、組成和指令執(zhí)行步驟概述

6.2硬連線控制器部件

6.3微程序的控制器部件

6.4指令流水線的概念和實現(xiàn)技術(shù)

1、控制器部件概述

馮?諾依曼結(jié)構(gòu)的計算機

“存儲程序”計算機，設(shè)置內(nèi)存，存放程序和數(shù)據(jù)，

在程序運行之前將程序調(diào)入內(nèi)存，然后執(zhí)行程序。

計算機的功能是執(zhí)行程序

程序是依次排列起來的指令序列

計算機執(zhí)行程序的基本過程

從程序首地址開始執(zhí)行第一條指令

分步執(zhí)行每一條指令，并形成下一條待執(zhí)行指令地址

自動地連續(xù)執(zhí)行指令，直到程序的最后一條指令

控制器的功能概述

控制器的功能就是控制指令的執(zhí)行過程

能夠正確并且自動地連續(xù)執(zhí)行指令

按程序中設(shè)定的指令次序執(zhí)行

能夠正確并分步完成每一條指令規(guī)定的功能

讀取指令一分析指令一執(zhí)行指令

能夠在執(zhí)行程序的過程中響應(yīng)并處理中斷

使計算機得以更有效的地兼顧多項工作

進一步講，就是向計算機各功能部件（運算器、

存儲器、總線、輸入輸出設(shè)備的接口，也包括控制

器部件本身）提供它們執(zhí)行指令過程中每一個步驟運

行所需要的控制信號。

控制器的組成概述

①程序計數(shù)器PC

存放指令地址，有增量或接收新值的功能

②指令寄存器IR

存放指令內(nèi)容：操作碼與操作數(shù)地址

③指令執(zhí)行步驟標(biāo)記線路

指明每條指令的執(zhí)行步驟和相對次序關(guān)系

④控制信號產(chǎn)生線路

給出計算機各功能部件協(xié)同運行所需要的全部控制信號

主脈沖源與啟?？刂凭€路

控制器組成和在整機中的地位

在計算機硬件系統(tǒng)中，控制器處于指揮控制地位

控制信號

脈沖源③

步驟控制信號

器標(biāo)記產(chǎn)生部件PC

DB數(shù)據(jù)總線

總

線CB控制總線

AB地址總線

其

它接口接口

部

件輸入輸出內(nèi)存運算器

設(shè)備設(shè)備儲器(SZVS)

兩種不同類型的控制器

根據(jù)指令步驟標(biāo)記線路和控制信號產(chǎn)生線

路不同的組成和不同的運行原理，有兩種不同

類型的控制器：

硬連線控制器（組合邏輯控制器）：

采用組合邏輯線路、依據(jù)指令及其執(zhí)行步

驟直接產(chǎn)生控制信號。

微程序控制器：

采用存儲器電路把控制信號存儲起來，依

據(jù)指令執(zhí)行的步驟讀出要用到的信號組合。

硬連線控制器

主振

時序控制——控制條件

信號

形成部件

后停

數(shù)據(jù)總線

控制總線，

地

地址總線址

寄

存

器

輸出輸入主運算器

設(shè)備

設(shè)備存部件

2、硬連線控制器組成與運行原理

硬連線控制器由程序計數(shù)器PC、指令寄存器IR、

節(jié)拍發(fā)生器Timer和控制信號產(chǎn)生部件CU4部分組成

PC用于提供待讀出指令在主存儲器中的地址，

IR用于保存從主存儲器中讀出的指令內(nèi)容，

Timer用于給出并維護指令執(zhí)行步驟的編碼，

控制信號產(chǎn)生部件用于依據(jù)指令內(nèi)容（在IR中）

和指令執(zhí)行所處的操作步驟（Timer提供），用組合

邏輯線路產(chǎn)生計算機本操作步驟中各個部件所需要的

控制信號。

劃分指令執(zhí)行步驟，確定各步驟應(yīng)執(zhí)行的功能和

步驟之間的銜接關(guān)系，以及確定各部件完成這些功能

所需要的控制信號，是控制器設(shè)計的幾個關(guān)鍵環(huán)節(jié)。

硬連線控制器組成與運行原理

如何劃分指令執(zhí)行步驟，是由指令的格式、功能

和計算機結(jié)構(gòu)決定的。已經(jīng)說過，一條指令的執(zhí)行過

程包括讀取指令、指令譯碼、指令執(zhí)行等幾個步驟，

而且讀取指令公用于所有指令，指令譯碼步驟對不同

指令差異也不大，不同指令執(zhí)行上的主要差異表現(xiàn)在

指令執(zhí)行這一步驟，如具體用到幾個操作步驟、具體

完成何種功能，需要遵照指令本身的功能要求來安排

指令中最常用到的操作功能主要是：

（1）累加器之間的數(shù)據(jù)運算或傳送（1步完成），

⑵存儲器或入/出設(shè)備讀寫（2步完成），

（3）改變指令執(zhí)行次序（1或2步完成）等幾種基本類型

硬連線控制器組成與運行原理

劃分指令執(zhí)行步驟，與分配各步驟應(yīng)執(zhí)行的功能

以及步驟之間的銜接方案密切相關(guān)，是由指令的總體

功能決定的，各步驟的執(zhí)行次序有嚴(yán)格的邏輯關(guān)系，

在簡單的、指令完全串行執(zhí)行的多周期CPU系統(tǒng)中，

這個關(guān)系是簡單而明確的。例如，執(zhí)行指令的前提是

先得到指令，因此執(zhí)行指令的第1個動作只能是取指

步驟，之后進入譯碼步驟；接著執(zhí)行指令具體功能，

例如寄存器之間的數(shù)據(jù)運算或傳送，讀寫主存或I/O

接口（要先送地址，之后才能開始讀寫操作）。在這個

期間還要形成下條指令的地址，如此等等。

力爭用最少的執(zhí)行步驟完成每條指令的功能是設(shè)

計多周期cPU的控制器的原則之一。

硬連線控制器組成與運行原理

在多周期CPU系統(tǒng)中，要按照指令總的功能要求,

把不同的功能序列劃分到相應(yīng)的步驟，再落實到不同

的部件，控制器需要按照指令及其執(zhí)行步驟，為計算

機各個部件提供它們協(xié)同運行所需要的控制信號。

向各部件提供哪些控制信號，決定于各部件的運

行要求。為此必須規(guī)劃匯總各部件在各個執(zhí)行步驟中

要求使用的控制信號。例如，教學(xué)機的運算器要求使用23

位控制信號，控制器就必須按照運算器的運行要求如實提供。

控制器同樣需要向主存儲器、接口電路、總線電路、也包括控

制器部件本身提供相應(yīng)控制信號。這些信號是用組合邏輯

電路產(chǎn)生的，可以表示為：信號i=f（指令內(nèi)容,執(zhí)行步

驟等），通常表現(xiàn)為多個由與、或兩級邏輯構(gòu)成的表達式。

指令執(zhí)行步驟標(biāo)記:節(jié)拍發(fā)生器

前面已經(jīng)說到，一條指令的執(zhí)行時間被稱為指令

周期，一個指令周期通常由幾個CPU周期組成。

指令的總體功能被分配在這幾個CPU周期依次完成，每

個周期完成指令的一部分功能。

不同指令依據(jù)其功能的復(fù)雜程度，將使用不同數(shù)

目的CPU時鐘，會造成CPU周期有不同的銜接次序。

為此需要設(shè)計專門的電路，實現(xiàn)時鐘周期的切換和銜接。

這個電路是用觸發(fā)器構(gòu)成的時序邏輯電路，以有

限狀態(tài)自動機原理運行。

若把各時鐘周期與有限狀態(tài)自動機的一個選定狀態(tài)相對應(yīng),

則自動機的狀態(tài)轉(zhuǎn)換就是時鐘周期的切換與銜接關(guān)系。

有的計算機又把一個CPU周期劃分幾個更小的執(zhí)行步驟，

稱其為節(jié)拍。也可以使一個CPU周期就是一個節(jié)拍，則可以把

實現(xiàn)CPU周期轉(zhuǎn)換的電路叫做節(jié)拍發(fā)生器(Timer/Timing)°

硬連線控制器特點

用與-或兩級構(gòu)成的邏輯電路生成控制信號

線路延時小，指令執(zhí)行速度快

適合實現(xiàn)比較精簡的指令系統(tǒng)（早期）

常用于實現(xiàn)RISC機（當(dāng)前）

較容易實現(xiàn)并行

可擴展性差，制作系列機時較難實現(xiàn)

下面以TH-FPGA教學(xué)計算機系統(tǒng)為例,

講解硬連線控制器

3、TH-FPGA計算機硬件系統(tǒng)

TH-FPGA是一臺16位字長、指令系統(tǒng)與TEC-

2008計算機保持一致的計算機系統(tǒng)。CPU的功能使

用VHDL語言描述，并在單個芯片的FPGA器件中實

現(xiàn)，體現(xiàn)了CPU設(shè)計與實現(xiàn)的最新技術(shù)。

整機系統(tǒng)中配置了由ROM、DRAM芯片構(gòu)成的主

存，配置了2路串行接口電路，可以連接由PC機實現(xiàn)

的計算機仿真終端，配有監(jiān)控程序，支持匯編語言程

序設(shè)計。

在這臺計算機的設(shè)計實現(xiàn)過程中，全力朝著有利

于降低教學(xué)授課與學(xué)習(xí)難度，有利于提高教學(xué)實驗效

果這個主導(dǎo)思想，指令都在2或3個步驟中完成，容易

實現(xiàn)指令流水和片內(nèi)Cache,還可選用片內(nèi)存儲器。

運算器部件在第章運算器由ALU、REGs

5CZVS和Flag三個主要部件組成:

ALU完成數(shù)據(jù)運算,運

算數(shù)據(jù)可來自REGs的B口

數(shù)據(jù)和A口數(shù)據(jù)，常數(shù)1

和0,通過內(nèi)部總線舊送

來的輸入數(shù)據(jù)，由多路選

擇器實現(xiàn)選擇。

REGs暫存數(shù)據(jù)和結(jié)果，由

寄存器編號選擇讀寫的寄

存器，讀出數(shù)據(jù)送ALU,

寫入的數(shù)據(jù)來自ALU運算

結(jié)果并經(jīng)由移位電路。

Flag保存ALU產(chǎn)生的運算

結(jié)果的標(biāo)志信息。

運算器部件運算器的輸出可以經(jīng)舊送

到其他部件。

在運算器中，讀寄存器組、ALU運算、寫回結(jié)果可一步完成。

控制器設(shè)計考慮：

選用多指令周期方案。

為用一個步驟完成取指操作，要求可以用程序計數(shù)器PC

作地址直接讀內(nèi)存，指令寄存器IR能直接接收讀出的指令，

還設(shè)置專用的加法器電路計算指令地址（PC+1-PC,PC+offset

->PC）,而不是再經(jīng)ALU完成指令地址計算。

為了處理CALA指令執(zhí)行過程中保存主程序斷點的需求，

又在控制器中設(shè)置了一個緩沖寄存器NPC。以上線路的連接關(guān)

系和信息傳送關(guān)系從控制器組成框圖中可以看得很清楚。

CU部件用組合邏輯方案產(chǎn)生各部件使用的控制信號，它

由兩部分電路組成。第一部分是節(jié)拍發(fā)生器電路，產(chǎn)生指令執(zhí)

行步驟的標(biāo)記信號，第二部分是控制信號的產(chǎn)生電路，依據(jù)指

令的內(nèi)容（由IR提供）、指令所處的執(zhí)行步驟（由節(jié)拍發(fā)生器

標(biāo)記）通過組合邏輯電路提供此時刻各部件要用的控制信號。

控制器部件主要由程序計數(shù)器PC、

指令寄存器IR、節(jié)拍發(fā)生器Timing、控制

信號產(chǎn)生線路CU等主要部分組成。設(shè)計

工作主要集中到CU如何產(chǎn)生各組控制信

號，這在后面會詳細(xì)講解。

控制器內(nèi)部各電路的連接關(guān)系是：

PC可接“攵PC+1和PC+offset的計算

結(jié)果，加運算使用專用的加法器完成；

PC還可以接收經(jīng)過總線從堆棧中讀出來

的主程序的斷點地址。pc_wt信號用于控

制PC的寫入操作。

PC+1的結(jié)果也能暫存到NPC,NPC

的值可經(jīng)過內(nèi)部總線寫入堆棧。

取指操作時使用PC內(nèi)容作地址去讀

存儲器，IR接收讀出來的指令內(nèi)容，

ir_wt信號用于控制IR的寫入操作。此時

控制器部件還要同時完成PC+1-PC的功能。

控制器和其他部件之間信息傳送關(guān)系：

控制器部件要為自己和其他部件提

供控制信號。首先列出控制器本身用到

的控制信號：pc_wt,ir_wt,npc_wt,

送其他部件的

pc_src,add_src,npc_ibo

控制信號到介紹各個部件時再說明。

需要送出PC的內(nèi)容、ioport的內(nèi)

容到地址總線，要經(jīng)過IB送NPC的內(nèi)

容到堆棧，要送出指令寄存器IR的dr

和sr字段的內(nèi)容到運算器部件。

IR要接收從總線送來的指令內(nèi)容，

PC經(jīng)總線接收叢運算器的REGs、從存

儲器、從堆棧中讀來的指令地址。

控制器部件要接收時鐘信號clock,

系統(tǒng)總清信號reset,運算器傳送來的標(biāo)

志位信號C和Zo

控制器部件

指令格式

8位4位4位

操作碼目的寄存器源寄存器

I/O端口地址

相對轉(zhuǎn)移指令的偏移量

立即數(shù)/直接地址/變址偏移量

指令執(zhí)行步驟strr,Idrr,push,pop,ret,cala,calr

取指周期000------"執(zhí)行周期001------存儲周期011

；復(fù)位狀態(tài)100；

>____________I

所有指令都經(jīng)過取指和執(zhí)行周期，

僅有讀寫內(nèi)存操作的7條指令要增加存儲周期

3-1.劃分指令執(zhí)行步驟

(1)按照指令系統(tǒng)的功能要求，設(shè)計計算機各部件的組成及其連接關(guān)系；

(2)劃分指令執(zhí)行步驟，設(shè)計各步驟完成的功能，分配功能到各個部件；

(3)確定要為每個執(zhí)行步驟中各個部件提供哪些控制信號，設(shè)計這些控制

信號的當(dāng)前值。

指令用2-3步完成，都經(jīng)取指和執(zhí)行周期，僅讀寫內(nèi)存用到存儲周期。

取指周期000------"執(zhí)行周期001------^存儲周期011

復(fù)位狀態(tài)100istrr,Idrr,push,pop,ret,cala,calr

需要向各部件提供的控制信號取

取指周期占用控制器和存儲器，實決于部件本身的運行控制需求，由控

現(xiàn)讀取指令與計算下條相鄰指令地址。制器的控制單元CU提供，其VHDL程

序由兩層嵌套的CASE語句組成，外

執(zhí)行周期占用運算器完成數(shù)據(jù)或內(nèi)層區(qū)分指令執(zhí)行周期，內(nèi)層區(qū)分每條

存地址計算，用控制器計算指令地址。指令，CU將依據(jù)不同指令及其所處

的周期，向計算機各個部件提供它們

存儲周期占用運算器、控制器和存運行所需要的控制信號。設(shè)計實現(xiàn)控

儲器完成數(shù)據(jù)讀寫或指令地址的讀寫。制單元CU的邏輯實現(xiàn)是控制器教學(xué)

中的難點之一。

計算機硬件系統(tǒng)組成

czvs串行

節(jié)拍發(fā)生器設(shè)備f)

Timing

▲▲▲▲

▼MAX-7串行L

控制信號Flag202v「接口I

產(chǎn)生線路

CUflagfunrc

輸入輸出接口部件

NPCrcg_wt

serl

io數(shù)

CyOver據(jù)

Bm地址

寄

B總

數(shù)SignZero

存總線

據(jù)

加法器線

AB

aluout

器AA

.o堆數(shù)L

據(jù)

I1。選REGsU

I二選一

offset

a_selreg_input

A三選一

reg_src)0領(lǐng)Ol

?IR

gate_en?雙向

io_portgate_dir?三態(tài)門

irrt

1

控制器部件內(nèi)部層線IB運算器部件存儲器部件和接口

指令執(zhí)行步驟

區(qū)位狀態(tài)10°：全部指令都經(jīng)取指和執(zhí)行周期，僅讀寫內(nèi)存指令經(jīng)存儲周期

串行

czVS

clock節(jié)拍發(fā)生器設(shè)備

Timing

reset▼MAX:串行y

控制信號202:接口:

產(chǎn)生線路

CUflagfiinrc

輸入輸出接口部件

npcwt

NPC

指ssei

alufunc數(shù)

令

add_outCyOver據(jù)

緩地址

ncp_ib內(nèi)B寄

沖

SignZeroarwt總

_三態(tài)門卜

器

容存總線

加法器▼線

器aluout

BD

堆

A緩A?lor

沖L選

pc_src器

oU存儲器

|二選一|

offset

▼?三選?

regsrcA10()001

AIR

▼yjb

三態(tài)門卜gateen雙向

io_port三態(tài)門

gatedir

控制器部件內(nèi)部心我叫運算器部件存儲器部件和接口電路

這個系統(tǒng)由控制器、運算器、存儲器和接口電路3個部分組成。

控制器由PC、IR、Timing、CU四個子部件組成，還有一個專用于計

算指令地址的加法器Adder,使計算指令地址不再通過運算器中的ALU完

成。暫存器NPC用于為CALA指令暫存主調(diào)用程序的返回地址。

PC可以接受PC+1,PC+offset,從存儲器中讀出來的指令地址。

czvs串行

設(shè)備II

▲▲▲AMAX，串行」

202接口L

flagfunrc

輸入輸出接口部件

數(shù)

Over據(jù)

00地址

SignZero

arwt總

01四總線

10選線

11aluoutD

AB

。二Y

00L選AR

01四

U1一

10選

11一▲

y_sel

rsei

三態(tài)門gateen雙向

io_portgate.dir?三態(tài)門

控制器部件內(nèi)邯號線IB運算器部件存儲器部件和接口電路

運算器部件由寄存器組REGs、ALU和Flag等部分組成，向REGs提供的寄存器

編號可以是來自IR的dr、sr的寄存器編號，SP（R4）、R0（用于IN、OUT指令）的編

號4和0,向ALU提供兩路輸入數(shù)據(jù)的選擇門用于選擇從寄存器組讀出的兩路數(shù)據(jù),

常數(shù)0或者1,還有內(nèi)部總線舊送來的輸入數(shù)據(jù)（是從存儲器或接口電路讀出的），

運算器輸出可以是ALU的運算結(jié)果或從A口讀出的數(shù)據(jù)，用于傳送到存儲器的地址

寄器AR,或內(nèi)部總線舊（作為寫存儲器和接口電路的數(shù)據(jù)）o

串行

CZVS

設(shè)備

▲A▲AMAX一，串行」

202T接口I

flagfunrc

輸入輸出接口部件

數(shù)

S

Over據(jù)

00

01四SignZeroarwt總

10選線

AB

11aluoutD

AB

0二Y

00:

L選ARAD

四10選

01U1一存儲器.

10選01~

11一

尸y_sel

rseiaddrsei

vyJb

三態(tài)門gateen雙向

io_port三態(tài)門

gatedir

控制器部件內(nèi)部總線IB運算器部件存儲器部件和接口電路

存儲器和接口電路從地址總線AB接收地址信息（可以是指令、數(shù)據(jù)在存儲器中

的地址，或10端口地址）,通過數(shù)據(jù)總DB線與CPU進行連接和數(shù)據(jù)交換。DB和舊

都是雙向傳送的總線，二者通過一個雙向傳送的控制門實現(xiàn)連接，控制雙向不連通

還是連通，連同時數(shù)據(jù)傳送方向是舊一DB還是DB-dB,在執(zhí)行讀內(nèi)存或接口時，

需要DB一舊，出現(xiàn)在舊上的內(nèi)容可以寫到IR、PC或累加器，在執(zhí)行寫內(nèi)存或接

口時，需要舊一DB,把NPC或者運算器輸出的內(nèi)容寫到內(nèi)存或接口中。

以動畫形式看幾條指令的執(zhí)行過程：

2200：ADDR2,R3；3條指令的地址為2200、2201、2202

2201:JRNC2200；若C=0轉(zhuǎn)去執(zhí)行第1條，否則順序執(zhí)行

2202:STRR[R2],R3；把R3的內(nèi)容寫入內(nèi)存地址為[R2]的單元

程序運行的初始狀態(tài)：程序已讀入內(nèi)存，第1條指令地址已經(jīng)在PC中,

假定R2的初值為1234,R3的初值為2345。

ADD指令的二進制代碼為0000000000110010,已在內(nèi)存中

JRNC指令的二進制代碼為0100010111111110,已在內(nèi)存中

STRR指令的二進制代碼為1000001100100011,已在內(nèi)存中

3條指令都要在取指周期執(zhí)行讀取指令的操作，

ADD指令要在執(zhí)行周期完成數(shù)據(jù)運算與寫回功能；結(jié)束

JRNC指令要在執(zhí)行周期完成指令地址計算并保存功能；結(jié)束

STRR指令要在執(zhí)行周期完成數(shù)據(jù)地址計算并保存功能，

還要在存儲周期完成存儲器的寫入功能。結(jié)束

czvs串行

設(shè)備|j

控制信號▲▲▲A

MAX，串行L

產(chǎn)生線路

202—f接口

CU

flagfunrc

輸入輸出接口部件

數(shù)

Over據(jù)

00

01四SignZeroarwt總

10選線

11aluoutD

AB

。二Y

L選AR

01四

U1-

10選

11一

尸y_sel

rsei

三態(tài)門gateen雙向

io_portgate.dir?三態(tài)門

控制器部件內(nèi)邯號級IB運算器部件存儲器部件和接口電路

取指操作:在取指周期，以PC作地址讀內(nèi)存，讀出指令送IR,計算下條指令地址

假設(shè)PC的內(nèi)容為2200,內(nèi)存2200單元的內(nèi)容為0023,IR的內(nèi)容未定

實現(xiàn)功能：pc—AB,mem[AB]->ir,pc+1—>pc

控缶ij信號：addrsel=01,gate_en=1,mio=1,irwt=1,pc_wt=1

ADDR2,R3

czvs動畫演示

0000000000100011

REGs(3)+REGs(2)

一REG(3)

假設(shè)R2的內(nèi)容為1234

2R3的內(nèi)容為2345

緩

麴

%4沖

器

存

一控制信號：

耨

25一

緩

A堆

1二b_sel選00

沖

選

器

0一REGS

3a_sel選00

s_sel選00

r_sel選00

alu_func選000

reg_src選00

三態(tài)門

reg_wt選1

flag_func選001

運算器部件

在執(zhí)行周期，完成在取指周期讀出來的加法指令的具體運算過程

串行

CZVS

設(shè)備|j

控制信號

▲▲▲▲MAX，串行

產(chǎn)生線路L

202—f接口

CU00,as

flagfunrc

輸入輸出接口部件

NPC

數(shù)

CyOver據(jù)

緩

B寄SignZero

沖

arwt總

存

器

加法器線

器aluout

BD

堆

緩A

A0二Y

o沖00L選AR

器01四

選REGU

二選一10選

offset11一

asei

三選,

regsrc?僧伽（）i

gateen雙向

io_portgate.dir?三態(tài)門

控制器部件內(nèi)邯號線IB運算器部件存儲器部件和接口電路

取指操作:在取指周期，以PC作地址讀內(nèi)存，讀出指令送IR,計算下條指令地址

止匕時PC的內(nèi)容為2201,內(nèi)存2201單元的內(nèi)容為45FE,IR的原有內(nèi)容0023

實現(xiàn)功能：pc—AB,mem[AB]->ir,pc+1—>pc

控缶ij信號：addrsel=01,gate_en=1,mio=1,irwt=1,pc_wt=1

JRNC2200

串行

czVS

設(shè)備|j

0100010111111110▲▲▲▲

MAX，串行L

06las202—f接口

flagfunrc

輸入輸出接口部件

bsei

regwt

數(shù)

CyOver據(jù)

緩

寄00地址

B四

沖SignZero

010總

存

選

揶0-?總線.

1線

?