目錄1．亞閾電流2.6.7影響MOSFET特性的非理性因素2．溝道長度調制效應3．表面遷移率4．速度飽和效應

前面是針對長溝道情況介紹MOS器件工作原理。

隨著溝道長度縮短到微米以下甚至只有幾納米，新出現了一些長溝理論中未考慮的因素。

本節介紹四種基本的非理想因素對MOSFET特性的影響2.6.9節結合MOSFET新結構再進一步簡要介紹其他非理想因素的影響1．亞閾電流(1)什么是亞閾電流(Sub-thresholdcurrent)

VGS低于閾值電壓時出現的溝道電流稱為亞閾電流。通常亞閾電流為納安甚至到微安量級。1．亞閾電流(2)亞閾電流的影響雖然單個器件的亞閾電流只有納安量級。但是現代大規模IC中包含有成千上萬甚至超過100億個器件，即使這些器件都處于關斷狀態，VGS低于閾值電壓，但是由亞閾電流構成的整個芯片的關態電流將相當大，可能達到數個安培，產生無用功耗。隨著芯片中器件數的急劇增多，亞閾電流導致待機功耗就相當可觀1．亞閾電流(3)亞閾電流的表征(a)亞閾電流表達式分析可得，在亞閾范圍ID=I0exp[e(VGS-VT)/kT][1-exp(-eVDS/kT)]

若VDS大于0.1V，最后括號部分將近似等于1，則ID只與VGS有關，而且隨VGS增大指數增加。半對數坐標中亞閾電流與VGS之間呈現直線1．亞閾電流(3)亞閾電流的表征(b)亞閾擺幅S（Sub-thresholdswing）

為了表示亞閾電流隨VG的變化程度，引入參數“亞閾擺幅”SS=d(VG)/d(logID)

S描述了亞閾電流變化一個數量級所需要的柵壓。

對應半對數坐標下亞閾電流曲線的斜率的倒數。目前S值為(60~70)mV/decade

1．亞閾電流(3)亞閾電流的表征(b)亞閾擺幅S（Sub-thresholdswing）S=d(VG)/d(logID)

顯然，S越小（即圖示的亞閾電流變化越陡峭，斜率越大），說明在亞閾區，隨著VG的減小，亞閾電流減小得越快，有利于提高關斷程度，減小無用功耗。1．亞閾電流(4)減小亞閾電流影響的措施(a)減小亞閾擺幅S

分析可得，S與柵氧電容、半導體表面耗盡層電容、界面陷阱等效電容等成正比，因此減薄柵氧厚度、降低襯底摻雜、減小表面陷阱密度均有利于降低S。1．亞閾電流(4)減小亞閾電流影響的措施(b)提高關斷/待機狀態下器件的閾值電壓VT

由亞閾電流表達式：ID=I0exp[e(VGS-VT)/kT][1-exp(-eVDS/kT)]

例如，對于包含有一千萬個器件的芯片，在VG=0的關斷/待機狀態下，若VT=0.25V，得亞閾電流為1.56μA，芯片總電流高達15.6A。如果能夠使得閾值電壓提高到VT=0.5V，亞閾電流將減小為0.1nA，芯片總電流只有1mA。芯片設計中，如果使關斷/待機狀態下在器件的襯底和源之間施加一個反偏電壓VBS，就可以提高閾值電壓，實現這一目標。增大閾值電壓VT可以明顯減小閾值電流

ID。1．亞閾電流(5)亞閾電流的應用對于微功耗應用領域（如手表、植入人體的器件等），要求工作電流非常小，就可以使晶體管工作于亞閾區。利用亞閾特性進行微弱信號放大的應用研究正得到越來越大的重視。

2．溝道長度調制效應(1)溝道長度調制按照長溝理論，溝道夾斷后，可以忽略溝道長度的變化，近似認為有效溝道長度Leff

等于原始溝道長度L，因此飽和區電流保持不變。

對于短溝器件，原始溝道長度較短，上述近似不再成立。漏端溝道夾斷后，隨著VDS進一步增大，夾斷點向源端移動，有效溝道長度小于原始溝道長度L，而夾斷點與源之間的電壓保持VDsat，因此在飽和區，電流ID將隨著VDS的增大而不斷增大。這一現象稱為溝道長度調制效應。2．溝道長度調制效應(2)溝道長度調制效應的定量表征在飽和區電流ID定量計算中只要將(1/L)替換為(1/Leff)即可：1/Leff＝1/(L－ΔL)＝1/(L(1－ΔL/L))≈(1/L)(1＋ΔL/L)記飽和區中單位VDS作用下溝道長度相對變化率為λ:λ＝(ΔL/L)/VDS則

1/Leff≈(1/L)(1＋ΔL/L)＝(1/L)(1＋λVDS)代