IntroductiontoMicroelectronicsThirdEdition《微電子概論》（第3版）郝躍賈新章史江一目錄1.MOS閾值電壓的基本表達式2.6.5MOSFET的閾值電壓2.閾值電壓與襯底電壓的關系4.閾值電壓VT的控制3.閾值電壓與溝道尺寸的關系由MOSFET工作原理物理過程分析可知，對增強型NMOS器件，只有當柵源電壓大于閾值電壓VT后，才能形成導電溝道。而且閾值電壓對器件特性，例如飽和電流、跨導、特征頻率等均有重要影響。因此閾值電壓是表征MOSFET的一個非常重要的模型參數，也是集成電路設計以及制造過程中需要重點控制的一個參數。1．MOS閾值電壓的基本表達式閾值電壓是使得半導體表面強反型形成導電溝道需要施加的柵源電壓。

由器件物理得出：VT與柵極材料、柵絕緣層材料類型和厚度、襯底摻雜濃度，以及半導體與二氧化硅界面的質量等因素有關。對NMOSFET，在襯底與源短接的情況下，可得VT0＝VFB＋2ΦF＋γ(2ΦF)1/2下標0表示這是襯底與源短接情況下的閾值電壓。下面分別介紹VT0表達式中每一項的含義。(1)襯底與源短接的情況下的VT1．MOS閾值電壓的基本表達式VT0＝VFB＋2ΦF＋γ(2ΦF)1/2(2)平帶電壓VFB第一項VFB描述柵極材料和襯底材料間的功函數差以及柵氧化層的影響。式中：ФMS等于柵極材料和襯底材料間的功函數差除以電子電荷；QSS為氧化層表面電荷密度，通常為(2～8)×10－8C/m2；Cox=(εrε0/Tox)為單位面積柵氧化層電容。其中Tox是柵氧厚度，是控制閾值電壓的一個重要參數。分析可得1．MOS閾值電壓的基本表達式(3)費米勢ΦF第二項費米勢描述了襯底摻雜濃度Nsub對閾值電壓的影響集成電路生產中改變襯底摻雜濃度是調控閾值電壓的重要途徑之一。VT0＝VFB＋2ΦF＋γ(2ΦF)1/2分析可得1．MOS閾值電壓的基本表達式(4)體效應系數γ第三項γ(2ΦF)1/2描述了溝道下方耗盡層對閾值電壓的影響體效應系數將用于描述村底偏置電壓對閾值電壓的影響VT0＝VFB＋2ΦF＋γ(2ΦF)1/2分析可得其中體效應系數為2．閾值電壓與襯底電壓的關系分析可得，若襯底與源之間加有偏壓VBS，則閾值電壓VT可表示為：因此調整VBS可以改變閾值電壓這一結果在實際應用中有很大作用

例如，在有些超大規模集成電路設計中，對那些處于等待狀態的器件，只要使他們的襯底與源之間為反偏，使得VBS為負值，就能提高閾值電壓，使這些器件處于較深的截止狀態，泄漏電流得到大幅度降低，從而可以明顯地降低待機功耗。VT0＝VFB＋2ΦF＋γ(2ΦF)1/23．閾值電壓與溝道尺寸的關系閾值電壓表達式與MOSFET的溝道長度L以及寬度W均無關。實際情況是，隨著L和W的減小，出現的短溝道效應以及窄溝道效應均對閾值電壓產生明顯影響。VT隨L的減小而減小，VT隨W的減小而增大。通常講的長溝道器件就是指溝道長度大于3μm的器件。隨著溝道長度減少到納米范圍，短溝道效應的影響，包括對閾值電壓的影響更加明顯，促使MOSFET器件結構必須不斷改進。VT0＝VFB＋2ΦF＋γ(2ΦF)1/24．閾值電壓VT的控制(1)閾值電壓VT的控制要求閾值電壓對器件特性，例如飽和電流、跨導、特征頻率等均有重要影響。例如，若VT較低，則飽和電流較大，驅動能力強。但是截止狀態下的泄漏電流也增大，導致關態時泄漏電流較大；若VT較高，則截止狀態下的泄漏電流較小，但是飽和電流則減小。因此閾值電壓是表征MOSFET的一個非常重要的模型參數，也是集成電路設計以及制造過程中需要重點控制的一個參數。4．閾值電壓VT的控制(1)閾值電壓VT的控制要求目前通常根據工作電壓控制合適的閾值電壓。4．閾值電壓VT的控制(2)閾值電壓VT的控制途徑閾值電壓表達式中包含氧化層電荷密度QSS的影響。但是由于QSS是非受控因素，不可能通過控制QSS的數值來調整VT，因此應該使QSS盡量小，最大限度減少QSS對VT的影響。對半導體材料Si，<100>方向氧化層電荷比<111方向>低一個數量級，所以目前Si材料MOSFET集成電路都采用<100>方向Si。(a)柵氧化層質量控制4．閾值電壓VT的控制(2)閾值電壓VT的控制途徑使COX盡量大，就可以進一步減小QSS的影響①薄柵工藝：目前工藝中柵氧為幾十埃注意：為了減小場區寄生MOS晶體管的作用，MOS工藝場氧區采用厚氧化層，一般為零點幾微米。

②柵介質采用高k介質，使ε盡量大

注意：為了減小多層互連線之間寄生電容，金屬層之間應采用低k絕緣材料。(b)控制單位面積柵氧電容由COX=ε/dOX，控制COX的主要途徑是4．閾值電壓VT的控制(2)閾值電壓VT的控制途徑這是目前集成