項目九組合邏輯電路教學導航知識重點：1.與門、非門、或門、與非門的邏輯關系

2.邏輯代數基本公式

3.組合邏輯電路分析與設計方法

4.編碼器、譯碼器邏輯功能知識難點：1.邏輯函數的化簡

2.組合邏輯電路的設計

3.編碼器、譯碼器應用教學導航必須掌握的理論知識：1.與門、非門、或門、與非門的表示符號；邏輯關系；邏輯函數表示式；真值表；其他基本邏輯門的表示符號和邏輯關系；常用集成邏輯單元使用知識

2.二進制計數制；邏輯代數基本公式及基本化簡方法

3.組合邏輯電路分析與設計方法

4.編碼器、譯碼器邏輯功能；數碼顯示器工作原理；集成編碼器、譯碼器、顯示譯碼器使用知識

5.加法器邏輯功能必須掌握的技能：數字集成單元的使用及電路組裝的基本操作知識主要內容9.1基本邏輯關系和基本邏輯門電路9.2集成門電路9.3邏輯代數9.4組合邏輯電路的分析與設計9.5編碼器9.6譯碼器9.1基本邏輯關系和基本邏輯門電路基本邏輯關系基本邏輯門電路基本邏輯門電路與門非門或門與非門或非門與或非門模擬電子電路與數字電子電路的主要構成元件都是三極管。但三極管工作狀態不同，處理的電信號也不同。模擬信號：隨時間連續變化的信號。例如：正弦波信號數字信號：不隨時間連續變化模擬電子電路數字電子電路處理信號功能主要為放大作用：輸入小信號，輸出放大的信號，但變化方式不變對輸入信號之間關系進行判斷，符合條件，輸出一信號，不符合條條件輸出另一相反信號工作狀態主要為放大狀態開關狀態：飽和時集射極開關閉合；截止時集射極開關斷開提示！

數字信號只有兩種輸出狀態：高電平、低電平，通常用“1”和“0”來表示。這種表示方式稱為正邏輯，如用“0”表示高電平，“1”表示低電平，稱為負邏輯。一般經常采用正邏輯，注意“1”和“0”只表示兩種相反的狀態，并沒有實際數值意義。另外也由于數字電路的輸入、輸出信號均只有兩種狀態，所以數字電路采用二進制計數方式。數字電路功能是判斷其輸入信號是否符合條件，然后在輸出端通過高、低電平顯示出來，那么數字電路的輸入與輸出的關系為“條件”與“結果”之間的關系，這在哲學意義上就是邏輯。所以數字電路又稱邏輯門電路。而根據數字電路實際功能的不同，數字電路有很多種，但基本上是由一些最基本邏輯門電路組合而成。與門1、邏輯功能：當所有輸入全為高電平時，輸出才為高電平，否則輸出為低電平。2、邏輯函數關系式：注意：與邏輯關系式讀為“與”，其邏輯運算方法基本與代數乘法相同，但Y=A·A=A，而不是A23、電路表示符號真值表是所有輸入信號取值狀態與輸出狀態的對應關系表。4、真值表ABY000010100111全1出1有0出0或門1、邏輯功能：當輸入中只要有一個高電平，輸出就為高電平；只有輸入全為低電平時，輸出才為低電平2、邏輯函數關系式：注意：與邏輯關系式讀為“或”，其邏輯運算方法基本與代數乘法相同，但Y=A+A=A，而不是2A3、電路表示符號4、真值表ABY000011101111全0出0有1出1非門1、邏輯功能：輸出總與輸入相反。2、邏輯函數關系式：3、電路表示符號4、真值表AY0110全1出0有0出1與非門1、電路表示符號2、邏輯函數關系式或非門1、電路表示符號2、邏輯函數關系式與或非門1、電路表示符號2、邏輯函數關系式9-2集成門電路TTL集成“與非”門電路

CMOS集成門電路9.2.1.1電路結構由輸入級、中間級和輸出級三部分組成。輸入級以多發射極晶體管V1為主，它和電阻R1一起組成輸入級，完成“與”邏輯功能，其每一個發射級都相當于一只二極管的功能。中間級以普通晶體管V2為主，它和電阻R2、R3一起組成中間級，完成“倒相”功能，即從它的集電極和發射極分別輸出兩個信號，去驅動輸出級的V3和V4工作。輸出級以V3和V4為主，它們和V7、R4一起組成輸出級，當V3飽和導通時，V4截止，反之，當V3截止時，V4飽和導通。9.2.1.2邏輯功能分析電路實現了“與非”邏輯功能當輸入端A、B全為“1”（接近電源Ucc電壓）時，V1的幾個發射結都截止，集電結導通，使V2飽和導通，V2集射極間飽和壓降很小，使V3處于截止狀態，另外V2飽和導通的發射極電流足以使V4飽和導通，輸出端Y近似為0.3V的低電平；當輸入端A、B中有“0”時，V1發射結至少有一個導通，則V1基極電位為0.7V，該電壓使V1集電結、V2均截止，V4也截止，V3飽和導通，輸出端Y近似為3.6V高電平。9.2.1.3主要參數參數名稱符號典型值參數含義輸出高電平UOH≥3.2V當輸入端有“0”時，在輸出端得到的輸出電平輸出低電平UOL≤0.35V當輸入端全為“1”時，在輸出端得到的輸出電平開門電平UON≤1.8V在額定負載條件下，使輸出為“0”（V4管飽和導通，即開門）所需的最小輸入高電平值關門電平UOFF≥0.8V在額定負載條件下，使輸出為“1”（V4管截止，即關門）所需的最大輸入低電平值扇出系數NO≥8正常工作時能驅動的同類門的數目，也叫負載能力平均延遲時間tpd≤40ns其中，tPHL表示輸出電壓由0跳變到1時的傳輸延遲時間，tPLH表示輸出電壓由1跳變到0時的傳輸延遲時間反映了電路的工作速度9.2.2.1

CMOS集成門電路功能及特點

1、電路功能常見的有CMOS“非”門、CMOS“與非”門和CMOS“或非”門，它們的邏輯功能與TTL門電路相同，因此，其邏輯符號也一樣。目前，國產CMOS數字集成電路主要有兩個系列：CC4000系列和高速CMOS（HCMOS）系列。

CMOS集成門電路的邏輯功能、圖形符號與TTL集成門電路相同。

高速CMOS系列又稱HCMOS系列。它的突出優點是平均傳輸延遲時間tpd低，約為普通CMOS門電路的十分之一，是一種具有發展前途的新型器件。

CC4000系列工作電壓為3～18V，能和TTL數字集成電路共用電源，且連接比較方便。是當前普遍使用的一種CMOS數字集成電路。2、特點（1）CC4000系列需用的電源電壓可在大約3～15V的范圍內選擇，但是不能超過極限值18V。（2）電源電壓極性不能接反，否則將損壞CMOS集成電路。（3）多余不用的輸入端不可懸空。正確的處理方法是：與門和與非門的多余輸入端接電源正極；或門和或非門的多余輸入端直接接地。（4）在同一數字系統中既有CMOS又有TTL集成電路時，應注意這兩種不同類型電路之間邏輯電平的配合問題。9.2.2.2

CMOS傳輸門和模擬開關

1、CMOS傳輸門的電路功能CMOS傳輸門是一種控制信號能否通過的電子開關，具有對要傳送的信號電平允許通過和禁止通過的功能。2、邏輯符號Ui/UOUO/Ui3、邏輯功能分析當控制信號=0（=1），傳輸門關閉，相當于開關斷開；當控制信號=1（=0），傳輸門開通，相當于開關閉合。Uo=Ui。這種傳輸是雙向的，所以CMOS門又稱為雙向開關。9-3邏輯代數數制碼制邏輯代數基本公式和定律——邏輯函數化簡9.3.1、數制及其相互轉換

數制是進位計數方法。在人們的日常生活中，有多種進制的計數方式，如平時計數用得最多的十進制、時鐘計時用到的十二進制（或二十四進制）和六十進制、在計算機電路中用的二進制等。

1.十進制（1）十進制數有0、1、2、3、4、5、6、7、8、9十個數字符號，十進制數用它們中的若干個來表示，通常將計數數碼的個數稱為基數，十進制的基數時10。如十進制數369用了一個3、一個6和一個9來表示，為與其他進制的數區分開，通常記為（369）10或（369）D。（2）處于不同位置的同一個數字其代表的數的大小不同，這稱為該位的權，十進制數的權為以10為底的冪，冪的大小由所在的位數決定。如十進制數369中的個位上的9的大小為9×100=9，其中100為該位的權。而百位上的3的大小為3×102=300，102為該位的權。同樣十位上的6實際大小為6×101=60，101為該位的權。（3）按“逢十進一”的規律計數，即低位計數到9時再加1就滿10了，這時應向高位進1。如個位計數滿10后應向十位進1，同時本位歸0。十進制數可以有許多位，其意義和計數方法同上。2.二進制

由于人們長期以來養成的習慣，生活中用十進制數計數給我們帶來了方便，但在數字電路中要表示十進制數卻十分繁瑣，為了方便，在數字電路中常用二進制數來計數或用二進制編碼來表示電路的工作狀態。（1）任意一個二進制數都可用0和1兩個數字符號來表示，所以其計數的基數為2。如二進制數1000110用了3個1和4個0共7位來表示，常記為（1000110）2或（1000110）B。（2）同樣，二進制數的權也是由所處位置的不同而不同，二進制數的權是以2為底的冪，冪的大小也由所在的位數決定。如二進制數1000110中的第1位（從右至左，注意不是第0位）上的1的大小為1×21=2，第2位上的1其大小為1×22=4，而第6位（最高位）的1的大小為1×26=64，此外，含0的各位乘以它相應的冪后均為0。（3）按“逢二進一”的規律計數，即低位計數到1時再加1就滿2了，這時應向高位進1，同時本位歸0。與十進制數一樣，二進制數也可以有許多位。3.兩種數制之間的相互轉換（1）二進制數轉換成十進制數方法：乘權相加法，即將二進制數按權展開，然后各項相加，其結果就是其對應的十進制數。如：（1000110）2＝1×26＋1×22＋1×21＝（70）10（2）十進制數轉換成二進制數方法：除2取余倒排法，即將十進制數除2取余，并倒排列。具體方法就是：不斷地用2去除某個十進制數，并依次記下余數，直到商為0為止，將每次整除得到的余數進行倒排列，即最先得到的余數為最低位，最后得到的余數為最高位，這樣就得到與該十進制數等值的二進制數了。如：（396）10＝（）2所以，（396）10＝（110001100）2。9.3.2、碼制在數字電子計算機等數字系統中，各種數據都要轉換為二進制代碼才能進行處理。而人們在日常生活中卻習慣于使用十進制數，因此就產生了用四位二進制代碼來表示一位十進制數地方法，這樣得到的四位二進制代碼稱為二—十進制代碼，簡稱為BCD碼。1.自然二進制碼自然二進制碼就是用一定位的二進制數來表示十進制數，表9—6為20以內的十進制數與二進制數之間的關系。十進制數二進制數十進制數二進制數十進制數二進制數十進制數二進制數十進制數二進制數0041008100012110016100001151019100113110117100012106110101010141110181001031171111110111511111910011十進制數越大，所需的二進制數的位數就越多。反之，二進制數的位數就決定了能表示出的代碼個數，如三位二進制代碼最多可表示23=8個代碼（或目標、對象）。2.8421BCD碼由于0~9這10個十進制數碼至少需要4位二進制數表示，在表示一個十進制數時，把每一位十進制數用4位二進制數表示，這種表示方法稱為8421BCD碼。十進制數8421BCD碼十進制數8421BCD碼00000501011000160110200107011130011810004010091001比如十進制數396用8421BCD碼表示出來就是001110010110，即(396)10＝（001110010110）8421BCD這與前面所述的十進制數396轉換成的二進制代碼不同，更便于數字系統處理，因此使用較廣。9.3.3、邏輯代數及邏輯函數化簡

1.邏輯代數邏輯代數是研究邏輯電路的數學工具。它與普通代數類似，只不過邏輯代數的變量只有兩種取值：“0”和“1”，這里的“0”和“1”僅代表兩種相反的邏輯狀態，并沒有數量大小的含義，因而邏輯代數的運算規律也與普通代數有差別。邏輯代數的基本公式和基本定律見表9—8。

公式或定律或運算與運算基本公式

(重疊律)

(重疊律)(互補律)(互補律)(非非律)基本定律交換律結合律分配律反演律（摩根定律）吸收律冗余律

利用以下所列的基本公式和基本定律，可以將邏輯函數表達式化簡，從而使邏輯電路中的門電路個數減少，降低成本，提高電路工作的可靠性。2.邏輯函數的化簡進行邏輯函數的化簡，一般講就是要求得某個邏輯函數的最簡“與—或”表達式，即符合“乘積項的項數最少；每個乘積項中包含的變量個數最少”這兩個條件。邏輯函數的化簡是分析和設計數字電路時不可缺少的步驟。常用的化簡方法有公式化簡法（代數法）和卡諾圖化簡法，本書只介紹公式化簡法。公式化簡法是利用基本公式和定律化簡邏輯函數的方法。利用公式化簡時，常采用以下幾種方法。（1）并項法利用的關系，將兩項合并為一項，并消去一個變量。（2）吸收法利用消去多余項。

(3)消去法利用削去多余的因子(4)配項法利用可在函數某一項中乘以，展開后消去更多的項。也可利用公式，在函數上加上多余的項，以便獲得更簡化的函數式。化簡邏輯函數時，往往是上述方法的綜合應用。9-4組合邏輯電路的分析與設計組合邏輯電路的分析據邏輯電路圖寫邏輯函數關系式并化簡由最簡邏輯函數關系式寫真值表分析邏輯功呢

組合邏輯電路的設計分析邏輯功能列寫真值表寫邏輯函數關系式并化簡畫邏輯電路圖9.4.1組合邏輯電路的分析

這類問題是指給出邏輯電路圖，分析該電路圖完成的邏輯功能。其分析步驟為：邏輯電路圖列邏輯關系式化簡列出真值表分析邏輯功能例9－4

分析圖9—8所示組合邏輯電路的邏輯功能。解：由圖，我們首先寫出輸出C和S的邏輯表達式

C＝ABS＝AB然后，根據表達式列出真值表，見下表。9—8例9—4的組合邏輯電路輸入變量輸出函數ABSC0000011010101101提示！半加器也是一種專用集成電路，其圖形符號見下圖。其功能是進行算數加法運算。但該電路只能進行兩個二進制數的本位相加運算，沒有考慮從低位來的進位。半加器邏輯符號AiBiCiSiCi+1AiBiCiSiCi+1邏輯圖邏輯符號思考？下面加法器既可進行本位求和又考慮低位進位，稱為全加器。你能分析出其邏輯功能嗎？9.4.2組合邏輯電路的設計

給出需完成的邏輯功能，設計出邏輯電路。其步驟與上述的分析正好相反，步驟為分析邏輯功能列出真值表列邏輯關系式化簡畫邏輯電路圖交通信號燈有紅、黃、綠三盞燈，分別用字母、、表示。正常工作狀態有三種組合，即綠燈亮，紅、黃燈暗；綠、黃燈亮，紅燈暗；紅燈亮，綠、黃燈暗。當三盞燈出現其他組合情況時，就表明控制電路出現了故障。這時故障檢測電路應及時發出信號，通知管理維修人員及時排除故障。解：這個電路的輸入邏輯變量是三盞燈、、的亮、暗狀態，規定燈亮用1表示、燈暗用0表示。電路輸出是故障信號

，發生故障時是1、正常工作時是0。三個輸入信號（三盞信號燈）共有八種可能的狀態組合，其中三種是正常工作狀態，用0表示。除此之外的五種組合就是故障狀態，用1表示。例9－5要求設計一個交通信號燈故障檢測電路。第一步，根據設計要求，對輸入、輸出邏輯變量進行分析。00010010010101101000101111011111第二步，根據以上分析，列出該邏輯問題的真值表如表9—9所示。表9—9例9－5的真值表表中第1、3、6、7、8行所示的變量組合中，只要有一種情況出現，就使輸出1，這是一種或邏輯關系。而在每一行的輸入變量之間，則是與邏輯關系。例如第1行，當0、0、0的條件全都具備時，才能使1。用與邏輯關系表達，就應該理解為1、1、1這三個條件全都具備時，1.所以每一乘積項組成的原則應該是：原變量為1的，就寫成原變量，原變量為0的，就寫成其反變量。根據上述原則，可得第三步，根據真值表，寫出輸出的表達式。第四步，將邏輯函數式化簡。根據真值表建立的邏輯函數式如果不為最簡形式，則應該用基本公式進行化簡。（根據公式Ａ＋Ａ＝Ａ，在上式中填加ＲＹＧ項）

第五步，根據以上的與—或表達式可得用與門和或門組成的邏輯電路圖，如圖所示。圖9-11例題9—5的邏輯電路圖如果要求用其他特定功能的門電路組成邏輯電路，則應對邏輯式進行變換。例如要求使用與非門時，則可得邏輯電路圖如圖9—12所示。圖9—12用與非門組成的邏輯電路圖9-5編碼器二進制編碼器普通編碼器優先編碼器二---十進制編碼器

編碼就是用二進制代碼表示特定對象的過程。其輸入為被編信號，輸出為二進制代碼。例計算機的主鍵盤下面就連接了編碼器，鍵盤的每個鍵可以輸入像數字、字母或其他信息。但計算機不能識別這些信息，只能識別二進制碼，所以必須將輸入信息編成各自對應的二進制碼。當你按下一個鍵時，編碼器將該鍵所輸入信息編成其對應的二進制代碼。按輸出代碼種類的不同，編碼器可分為二進制編碼器和二—十進制編碼器。引言9.5.1二進制編碼器

如圖所示為一個三位二進制編碼器的邏輯電路圖，它是用三位二進制代碼對8個對象（23=8）進行編碼，由于輸入有8個邏輯變量，輸出有3個邏輯函數，所以又稱為8線—3線編碼器。Y1Y0Y2I1I0I2I3I4I5I6I7根據前述的組合邏輯電路的分析方法，首先由邏輯圖可以寫出該編碼器的輸出函數表達式：

由邏輯表達式可以列出該編碼器的真值表，見表。輸入（8個）輸出1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111三位二進制編碼器的真值表提示！上面編碼器稱為高電平有效，也可以低電平有效。即信息輸入端電平為“0”，其余端為“1”。編碼時，若7號位置有信息，在輸出端編成“000”。思考？

上面編碼器要求每次只能在一個位置有信息輸入。每次只對這一信息進行編碼，若是同時在幾個位置輸入信息怎么辦？為解決上述問題，將電路設計成優先編碼方式，允許同時有幾個信息輸入，但只對其中優先級別最高的對象進行編碼。圖9—148線—3線優先編碼器74LS748引腳圖圖中，～代表8位輸入，～代表3位輸出。輸入和輸出均為低電平有效，即～或～為“0”時，表示有輸入或輸出信號。為了擴展功能，還增加了使能輸入端、優先標志輸出端和使能輸出端。輸入（8個對象和1個使能輸入端）輸出1××××××××111110×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×0111111110010011111111110101111111111110

8線—3線優先編碼器74LS748的功能真值表

為最高優先，因為只要，不管其他輸入端是0還是1，輸出總對應著的編碼。優先從起，最低優先是。該電路的功能為：當為低電平時允許編碼工作，若輸入端有多個為低電平，則只對其最高位編碼，在輸出端輸出對應自然三位二進制代碼的反碼，此時，使能輸出端EO為高電平，優先標志端為低電平；而當為高電平時，電路禁止編碼工作。

二—十進制編碼器將十進制數0～9共十個對象用BCD碼來表示的電路，稱為二—十進制編碼器。其中最常用的二—十進制編碼器之一就是8421BCD編碼器，也稱為10線—4線編碼器。

圖9—158421BCD編碼器的邏輯圖輸入十進制數輸出（8421BCD碼）Y3Y2Y1Y000000000012001030011401005010160110701118100091001

8421BCD編碼器的簡化真值表由邏輯圖或真值表可得輸出各端的表達式如下：（注：這里的“+”表示相“或”）二—十進制編碼器也有優先編碼器，常見型號有中規模集成電路74HCT147等，其工作原理類似于前述的二進制優先編碼器。9-6譯碼器二進制譯碼器二---十進制譯碼器顯示譯碼器數碼顯示器顯示譯碼器引言

譯碼器功能與編碼器正好相反。是將二進制代碼按其原意翻譯出來，并轉換成相應的輸出信號。也分為二進制譯碼器、二—十進制譯碼器，另外還有一種顯示譯碼器。9.6.1二進制譯碼器

最常用的二進制譯碼器就是中規模集成電路74LS138，它是一個3—8線譯碼器，其引腳圖如圖9—16所示。圖9—163線—8線譯碼器74LS138引腳圖輸入輸出（8個）（低電平有效）控制端代碼輸入端×1××××11111111××1×××111111110×××××1111111110000011111110100001111111011000101111101110001111110111100100111011111001011101111110011010111111100111011111113線—8線譯碼器74LS138的功能真值表

由引腳圖和真值表可見，該譯碼器有3個輸入端，為三位二進制代碼，有8個輸出端，為一組互相排斥的低電平有效的輸出。當使能端E1=1，時，譯碼器工作，根據輸入A2～A0的取值組合，使～的某一位輸出為低電平。9.6.2二—十進制譯碼器

典型的二—十進制譯碼器有很多種型號，其中，中規模集成電路74HC42的引腳圖如圖9—17所示，圖9—174線—10線譯碼器74HC42引腳圖序號輸入輸出（10個）000001111111110100011111111101200101111111011300111111110111401001111101111501011111011111601101110111111701111101111111810001011111111910010111111111偽碼1010111111111110111111111111110011111111111101111111