微電子根底知識(shí)和根本技能

培訓(xùn)課程哈爾濱工業(yè)大學(xué)微電子中心2004年7月1第一局部

集成電路根底知識(shí)2004年7月21.1CMOS集成電路器件根底2004年7月3MOS結(jié)構(gòu)

〔1〕MOS結(jié)構(gòu)的堆積狀態(tài)〔AccumulationMode〕P_SubGBVgbVgb0N_SubGBVgbVgb0MetalOxideSemicondutor2004年7月4MOS結(jié)構(gòu)

〔2〕MOS結(jié)構(gòu)的耗盡狀態(tài)〔DepletionMode〕P_SubGBVgb0<Vgb<VtN_SubGBVgb0>Vgb>VtDepletionRegion2004年7月5MOS結(jié)構(gòu)

〔3〕MOS結(jié)構(gòu)的反型狀態(tài)〔InversionMode〕N_SubGBVgbVgb<VtVgbP_SubGBVgb>VtDepletionRegionInversionRegion2004年7月6NMOS

MOS晶體管

1.MOS晶體管的結(jié)構(gòu)P_SubN+N+insulatorconductorSourceGateDrainN_SubP+P+insulatorconductorSourceGateDrainPMOS2004年7月7MOS晶體管

2.MOS晶體管截止?fàn)顟B(tài)〔以NMOS為例〕Vgs<

VtVds>

0LinearNonsaturatedResistiveP_SubN+GDSGND+Vds+VgsN+BDepletionRegion2004年7月8MOS晶體管

3.MOS晶體管非飽和工作狀態(tài)〔以NMOS為例〕Vgs>

VtVds>

0Vgd

VtLinearNonsaturatedResistiveP_SubN+GDSGND+Vds+VgsN+BDepletionRegionInversionRegion2004年7月9MOS晶體管

4.MOS晶體管的飽和工作狀態(tài)〔以NMOS為例〕Vgs>VtVds>

0Vgd<

VtSaturatedP_SubN+GDSGND+Vds+VgsN+BDepletionRegionInversionRegionVgs-Vt2004年7月10

MOS晶體管

5.NMOS晶體管的伏—安特性IDS=0K(VGS-VT)2K[2(VGS-VT)VDS-VDS2]K=WL()

n

ox

o2toxLWtoxN+N+P_SubIDSVDSVGSVGS-VT=VDS0IDSVGSVtVDSisfixed02004年7月11

MOS晶體管

6.PMOS晶體管的伏—安特性IDS=0-K(VGS-VT)2-K[2(VGS-VT)VDS-VDS2]K=WL()

p

ox

o2toxIDSVGSVtVDSisfixed0IDSVDSVGSVGS-VT=VDS02004年7月12

MOS晶體管

7.MOS晶體管的符號(hào)GDSBGDSGDSGDSBGDSGDSNMOSPMOS2004年7月13

MOS晶體管

8.MOS晶體管的二階效應(yīng)1.體效應(yīng)〔襯底偏置效應(yīng)〕2.亞閾值效應(yīng)3.溝道長度調(diào)制效應(yīng)4.源漏穿通效應(yīng)5.熱電子效應(yīng)2004年7月14

MOS電容的C—V特性GVgBVsP_SubC/CoVgs1.00.20VtLowfrequency<100Hzhighfrequency堆積耗盡反型Co=A

ox

otoxCoCoCoCdCd2004年7月15

1.2CMOS集成電路制造工藝〔N阱硅柵CMOS集成電路工藝主要流程〕2004年7月161.2.1襯底準(zhǔn)備P+單晶基片PP單晶片外延片外延層2004年7月17P-Sub

氧化、光刻N(yùn)-阱(nwell)2004年7月18N-阱注入，N-阱推進(jìn),清潔外表P-Sub2004年7月191.2.4長薄氧、長氮化硅、光刻場區(qū)(active反版)P-Sub2004年7月20P-Sub場區(qū)氧化〔LOCOS〕,清潔外表

利用氮化硅抗高溫氧化的作用，實(shí)現(xiàn)場區(qū)氧化——局部氧化，提高場開啟MOS管閾值電壓，降低氧化層臺(tái)階高度。

(場區(qū)氧化前可做N管場區(qū)注入和P管場區(qū)注入〕2004年7月21P-Sub1.2.6柵氧化,淀積多晶硅，多晶硅N+摻雜

反刻多晶〔polysilicon—poly)2004年7月22P+active注入〔Pplus〕

〔硅柵自對(duì)準(zhǔn)：利用硅柵的遮蔽作用形成PMOS溝道，實(shí)現(xiàn)溝道與硅柵自對(duì)準(zhǔn)，提高PMOS溝道尺寸的精度，減小寄生電容〕P-SubP-SubP-Sub2004年7月23N+active注入〔Nplus——Pplus反版〕

〔硅柵自對(duì)準(zhǔn)：利用硅柵的遮蔽作用形成NMOS溝道，實(shí)現(xiàn)溝道與硅柵自對(duì)準(zhǔn)，提高NMOS溝道尺寸的精度，減小寄生電容〕P-SubP-SubP-Sub2004年7月241.2.9淀積BPSG，光刻接觸孔(contact)，回流P-SubP-Sub2004年7月251.2.10蒸鍍金屬1，反刻金屬1〔metal1)P-Sub2004年7月261.2.11絕緣介質(zhì)淀積，平整化，光刻通孔(via)P-SubP-Sub2004年7月271.2.12蒸鍍金屬2，反刻金屬2〔metal2)P-Sub2004年7月281.2.13鈍化層淀積，平整化，光刻鈍化窗孔(pad)P-Sub2004年7月291.2.14光刻掩膜版簡圖匯總N阱

有源區(qū)

多晶

Pplus

Nplus

引線孔

金屬1

通孔

金屬2

鈍化窗口2004年7月301.2.15N阱CMOS集成電路工藝中MOS管的特點(diǎn)所有NMOS管的襯底都是統(tǒng)一的P型襯底，接電路最低電位〔一般為地GND〕同一個(gè)N阱中的PMOS管的襯底都是同一個(gè)N阱，接相應(yīng)電路的最高電位〔一般為電源VDD〕P-SubN-wellMOS器件的源漏區(qū)是相互對(duì)稱的，因此源漏可以互換，源漏只是根據(jù)工作電位的上下來區(qū)分。2004年7月311.3CMOS反相器〔inverter〕根本原理2004年7月32CMOS反相器狀態(tài)分析ViVoVDDMPMN〔1〕Vi<VTn時(shí)MN截止，MP非飽和0=-Kp[2(Vi-VDD-VTN)(VO-VDD)–(VO-VDD)2]VO=VDD(

VOH)

2004年7月33CMOS反相器狀態(tài)分析ViVoVDDMPMN〔2〕VTnVi<VO+VTn且Vi<VO+VTpMN飽和，MP非飽和KN

(Vi-VTN)2=KP[2(Vi-VDD-VTP)(VO-VDD)–(VO-VDD)2]2004年7月34CMOS反相器狀態(tài)分析ViVoVDDMPMN〔3〕VTnVi<VO+VTn且VO+VTp<Vi<VDD+VTpMN飽和，MP飽和KN(Vi-VTN)2=KP(Vi-VDD-VTP)2

o=KNKP=

N(W/L)N

P(W/L)PVi

=VDD+VTP

+VTN

o1

+

o(

V*)2004年7月35CMOS反相器狀態(tài)分析ViVoVDDMPMN〔4〕Vi>VO+VTn且VO+VTp<Vi<VDD+VTpMN非飽和，MP飽和Kn[2(Vi-VTN)VO-VO2]=KP(Vi-VDD-VTP)22004年7月36CMOS反相器狀態(tài)分析ViVoVDDMPMN〔5〕Vi>VDD+VTpMN非飽和，MP截止Kn[2(Vi-VTN)VO-VO2]=0VO=0

(

VOL)

2004年7月37CMOS反相器狀態(tài)分析ViVoVDDMPMN截止非飽和VDD+VTP<Vi

VDD飽和非飽和VO+VTN<Vi

VDD+VTP飽和飽和VO+VTP

Vi

VO+VTN非飽和飽和VTN

Vi<VO+VTP非飽和截止0

Vi<VTNP管N管輸入電壓范圍〔6〕狀態(tài)匯總表2004年7月38CMOS反相器狀態(tài)分析ViVoVDDMPMN0VOViV*VDDVDDVDD+

VTPVTN〔7〕電壓傳輸特性曲線2004年7月39CMOS反相器噪聲容限

0VOViVDDVDDVILmaxVIHminVOHminVOLmaxSlope=-1VDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax〔1〕噪聲容限的定義VNMmax

=min{VNMHmax,VNMLmax

}2004年7月40CMOS反相器噪聲容限

0〔2〕o與噪聲容限的關(guān)系V*

=VDD+VTP

+VTN

o1

+

o

o=KNKP=

N(W/L)N

P(W/L)PVOViVDDVDDVOHmin

o=1

o<1

o>1V*V*為Vdd/2時(shí)噪聲容限最大2004年7月41CMOS反相器瞬態(tài)特性〔開關(guān)特性—速度〕ViVoVDDMPMNCL0VotVDD0VotVDD

CL為負(fù)載電容，驅(qū)動(dòng)負(fù)載門數(shù)越多，CL越大2004年7月42CMOS反相器瞬態(tài)特性〔開關(guān)特性—速度〕〔1〕上升時(shí)間tr=tr1+tr2ViVoVDDMPMNCL0VotVDD90%10%tr2VDD

KP(VDD|VTP|)CL|VTP|

0.1VDDVDD

|VTP|

+1ln(19VDD

20|VTP|

)=2004年7月43CMOS反相器瞬態(tài)特性〔開關(guān)特性—速度〕〔2〕下降時(shí)間tf=tf1+tf20VotVDD90%10%tfViVoVDDMPMNCL=KN(VDD

VTN

)CLVTN0.1VDDVDD

VTN

+12ln(19VDD

20VTNVDD

)2004年7月44CMOS反相器瞬態(tài)特性〔開關(guān)特性—速度〕〔3〕門延遲時(shí)間tpdtpd=(tpr+tpf)/20Vot50%tpr0VotVDDVDD50%tpfViVoVDDMPMNCL2004年7月45CMOS反相器功耗特性ViVoVDDMPMN0VOViV*VDDVDDVDD+

VTPVTNIDSn=-IDSpI〔1〕靜態(tài)功耗PS理想情況下靜態(tài)電流為0，實(shí)際情況有漏電〔外表漏電，PN結(jié)漏電〕PS=IosVDD2004年7月46CMOS反相器功耗特性〔2〕動(dòng)態(tài)功耗PdPd=CL

c

VDD

2ViVoVDDMPMNCL

電路中各個(gè)結(jié)點(diǎn)都存在電容，每個(gè)結(jié)點(diǎn)電位的上升和下降，都伴隨著結(jié)點(diǎn)電容的充放電。2004年7月47CMOS反相器功耗特性0VOViV*VDDVDDVDD+

VTPVTNIDSn=-IDSpI〔3〕瞬態(tài)電流功耗PtPt

21(tr+tf)

ITmax

VDD

c0Vit0ITtViVoVDDMPMNCOCI2004年7月48CMOS反相器的最正確設(shè)計(jì)ViVoVDDMPMN〔1〕最小面積芯片面積A=(WnLn+WpLp)按工藝設(shè)計(jì)規(guī)那么設(shè)計(jì)最小尺寸Lp=LnWp=Wn開關(guān)功耗小非對(duì)稱延遲2004年7月49CMOS反相器的最正確設(shè)計(jì)ViVoVDDMPMN〔2〕對(duì)稱延遲tr=tf根據(jù)公式應(yīng)有：Kp=Kn一般取：Lp=Ln那么有：Wp/Wn=n/p22004年7月50CMOS反相器的最正確設(shè)計(jì)ViVoVDDMPMN〔3〕對(duì)延遲最小〔Tpd最小〕一般取：Lp=Ln

Wp/Wn=1~2

CL=CE+(WpLp+WnLn)

Cg0TpdWp/Wn00.40.81.21.62.02.4CE增大2004年7月51CMOS反相器的最正確設(shè)計(jì)〔4〕級(jí)間最正確驅(qū)動(dòng)Cg共N級(jí)CL0e5

/ln設(shè)：級(jí)間尺寸比為，CL/Cg

=驅(qū)動(dòng)相同負(fù)載延遲為

1

N-2

N-1

一般取=2～5那么：每級(jí)門延遲為，總延遲為NN=，N=ln/ln可見：=e時(shí)，總延遲最小

N=eln(CL/Cg)

因此有：N=ln(/ln)2004年7月52CMOS反相器幅員舉例2004年7月53

1.4傳輸門電路2004年7月54NMOS傳輸門

1.工作原理IOG“0”IOG“1”IOGG為“1〞電平時(shí)NMOS開啟G為“0〞電平時(shí)NMOS管截止(1)由I向O傳送“1〞時(shí)(假設(shè)O初始為“0〞〕O點(diǎn)電容通過飽和導(dǎo)通的NMOS管充電，當(dāng)O點(diǎn)電位到達(dá)比G點(diǎn)電位低一個(gè)VTn時(shí)，NMOS管截止。(2)由I向O傳送“0〞時(shí)(假設(shè)O初始為“1〞〕O點(diǎn)電容通過飽和導(dǎo)通的NMOS管放電，NMOS管逐漸進(jìn)入非飽和，放電加快，最終O到達(dá)“0〞。2004年7月55NMOS傳輸門

2.應(yīng)用特點(diǎn)IOG“0”IOG“1”IOGa)能可靠地傳送“0〞電平b)傳送“1〞電平有閾值損失c)有襯底偏置效應(yīng)d)無驅(qū)動(dòng)傳送e)可實(shí)現(xiàn)雙向傳輸2004年7月56PMOS傳輸門

1.工作原理G為“0〞電平時(shí)PMOS開啟G為“1〞電平時(shí)PMOS管截止(1)由I向O傳送“0〞時(shí)(假設(shè)O初始為“1〞〕O點(diǎn)電容通過飽和導(dǎo)通的PMOS管放電，當(dāng)O點(diǎn)電位到達(dá)比G點(diǎn)電位高一個(gè)|VTp|時(shí)，PMOS管截止。(2)由I向O傳送“1〞時(shí)(假設(shè)O初始為“0〞〕O點(diǎn)電容通過飽和導(dǎo)通的PMOS管充電，PMOS管逐漸進(jìn)入非飽和，充電加快，最終O到達(dá)“1〞。IOG“0”IOG“1”IOG2004年7月57PMOS傳輸門

2.應(yīng)用特點(diǎn)a)能可靠地傳送“1〞電平b)傳送“0〞電平有閾值損失c)有襯底偏置效應(yīng)d)無驅(qū)動(dòng)傳送e)可實(shí)現(xiàn)雙向傳輸IOG“0”IOG“1”IOG2004年7月58CMOS傳輸門

1.工作原理G為“0〞電平、G為“1〞時(shí)，NMOS管和PMOS管都截止(1)由I向O傳送“0〞時(shí)(假設(shè)O初始為“1〞〕O點(diǎn)電容通過飽和導(dǎo)通的NMOS管和PMOS管放電，NMOS管逐漸進(jìn)入非飽和，PMOS管逐漸截止，最終O到達(dá)“0〞。(2)由I向O傳送“1〞時(shí)(假設(shè)O初始為“0〞〕O點(diǎn)電容通過飽和導(dǎo)通的NMOS管和PMOS管充電，PMOS管逐漸進(jìn)入非飽和，NMOS管逐漸截止，最終O到達(dá)“1〞。G為“1〞電平、G為“0〞時(shí)，NMOS管和PMOS管都開啟OIGGOIGG“0”O(jiān)IGG“1”2004年7月59CMOS傳輸門

2.應(yīng)用特點(diǎn)a)能可靠地傳送“0〞電平b)能可靠地傳送“1〞電平c)有襯底偏置效應(yīng)d)無驅(qū)動(dòng)傳送e)可實(shí)現(xiàn)雙向傳輸f)需要正反信號(hào)同時(shí)控制OIGGOIGG“0”O(jiān)IGG“1”2004年7月60

1.5CMOS邏輯門電路2004年7月61CMOS與非門〔nand?〕

1.電路結(jié)構(gòu)VDDABFnand4CDVDDABFnand2FVDDABnand3C2004年7月62CMOS與非門〔nand?〕

2.性能分析VDDABFPMOS管NMOS管ViVoVDDMPMN2004年7月63CMOS與非門〔nand?〕

3.幅員舉例2004年7月64CMOS或非門〔nor?〕

1.電路結(jié)構(gòu)VDDCBFnor4ADVDDABFFnor2VDDCBFnor3A2004年7月65CMOS或非門〔nor?〕

2.性能分析NMOS管PMOS管VDDABFnor2ViVoVDDMPMN2004年7月66CMOS或非門〔nor?〕

3.幅員舉例2004年7月67CMOS與或非門〔aoi?…?〕VDDABFCaoi32EDABCDE2004年7月68CMOS與或非門〔aoi?…?〕VDDABFaoi221DABCEEDC2004年7月69CMOS或與非門〔oai?…?〕oai32VDDABFDABCEDCE2004年7月70CMOS或與非門〔oai?…?〕oai221VDDACFABEBEDDC2004年7月71CMOS三態(tài)門

1.驅(qū)動(dòng)三態(tài)門VDDAFCCCCFAEnVDDFAEnVDD2004年7月72CMOS三態(tài)門

2.鐘控三態(tài)門VDDACFCVDDABFCCVDDABFCC2004年7月73偽NMOS邏輯門利用一個(gè)常通的PMOS代替CMOS邏輯中的P型邏輯塊，簡化單元電路，減小了輸入電容。但是，增加了靜態(tài)功耗，提高了輸出低電平〔有比電路〕。VDDA1FCA2B1B2DVDDFA1A2A3B1B2N邏輯塊N邏輯塊2004年7月74

1.6CMOS動(dòng)態(tài)電路2004年7月751.6.1CMOS動(dòng)態(tài)電路根本原理ViVo

VDDVcMOS管的柵極存在寄生電容，而且漏電小。因此，具有一定的信號(hào)存儲(chǔ)功能。為了信號(hào)不被喪失，有最低工作頻率限制。VDDABF

VcVDDABFCC2004年7月761.6.2預(yù)充邏輯CMOS動(dòng)態(tài)電路AVoVDDB

1預(yù)充管求值管型邏輯塊NC

1VDDFA1A2A3B1B2

N邏輯塊預(yù)充管

預(yù)充結(jié)束后，輸入信號(hào)才可以到達(dá)。2004年7月77CMOS動(dòng)態(tài)電路的級(jí)聯(lián)

1.級(jí)聯(lián)的問題AVoVDDB

1預(yù)充管求值管型邏輯塊NC

1AVoVDDB

1預(yù)充管求值管型邏輯塊NC

1后級(jí)門開始求值時(shí)，輸入信號(hào)并不是前級(jí)門求出的值，而是前級(jí)門預(yù)充的值“1〞。因此，當(dāng)前級(jí)門求出值時(shí)，后級(jí)門已無法再進(jìn)行正確求值，以為預(yù)充的“1〞已喪失，2004年7月78CMOS動(dòng)態(tài)電路的級(jí)聯(lián)

2.多項(xiàng)時(shí)鐘解決級(jí)聯(lián)問題AVoVDDBC

1預(yù)充管求值管型邏輯塊NAVoVDDB

2預(yù)充管求值管型邏輯塊NC

2

2

1

1

2

1準(zhǔn)兩相時(shí)鐘

2

1第一級(jí)預(yù)充、鎖存第一級(jí)求值第二級(jí)求值第二級(jí)預(yù)充、鎖存第二級(jí)求值第一級(jí)預(yù)充、鎖存2004年7月79CMOS動(dòng)態(tài)電路的級(jí)聯(lián)

3.Domino邏輯解決級(jí)聯(lián)問題AVoVDDBC

1預(yù)充管求值管型邏輯塊NAVoVDDB

1預(yù)充管求值管型邏輯塊NC

1

12004年7月80CMOS動(dòng)態(tài)電路的級(jí)聯(lián)

4.N-P邏輯解決級(jí)聯(lián)的問題AVoVDDBC

預(yù)充管求值管AVoVDDBC

預(yù)充管求值管型邏輯塊P型邏輯塊N2004年7月81

1.7CMOS其它單元電路2004年7月82CMOSRS觸發(fā)器RSQQQQRSCPCPRSQQQQRSCPCP2004年7月83CMOS電平觸發(fā)D型觸發(fā)器〔Latch〕CLKCPCPQQDCLKSRQCPDCPCPQSRCPCP2004年7月84CMOS邊沿觸發(fā)D型觸發(fā)器〔主從觸發(fā)器〕QQDCLKCLKCPCPCPDCPCPCPRQCPCPCPCPQSRSdffprbsb2004年7月85CMOS斯密特觸發(fā)器VILVIHVth-VDD0VDD(VOH)(VOL)VOViVth+VDDViVoVDDVth

0VtVth+0Vt0VtVth-2004年7月86CMOS開關(guān)邏輯電路P4P3P2P1AABFAAAABBBBBBBAAP4P3P2P1AABBF2004年7月871.8CMOS幅員設(shè)計(jì)2004年7月88幅員設(shè)計(jì)根本過程和要求在一定工藝下，根據(jù)電路的要求，依據(jù)幅員設(shè)計(jì)規(guī)那么，設(shè)計(jì)每個(gè)器件的圖形，并完成排版布線，形成一套完整的電路光刻掩膜幅員形。(1)了解電路，熟悉電路對(duì)工藝的要求(2)了解工藝，熟悉工藝所能實(shí)現(xiàn)的器件(3)掌握設(shè)計(jì)規(guī)那么(最小寬度、相關(guān)圖形的最小間距等)(4)掌握器件結(jié)構(gòu)、圖形、特性之間的關(guān)系(5)布局要緊湊、合理，布線層選擇合理，布線要短(6)符合封裝要求2004年7月89CMOS電路抗閂鎖設(shè)計(jì)

1.閂鎖效應(yīng)VHIHIV0VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSRSRWIRSIRWVDDGNDVOVO必要條件：1.兩個(gè)發(fā)射結(jié)均正偏2.βnpn*βpnp>13.IPower>IH

寄生可控硅一旦被觸發(fā)，電流巨增，將燒毀芯片。2004年7月90CMOS電路抗閂鎖設(shè)計(jì)

2.幅員設(shè)計(jì)抗閂鎖RSRWIRSIRWVDDGNDVOVO〔1〕減小RS和RW：均勻且充分設(shè)計(jì)阱和襯底的電源和地的歐姆接觸，并用金屬線連接，必要時(shí)采用環(huán)結(jié)構(gòu)。〔2〕減小βnpn和βpnp：加大MOS管源漏區(qū)距阱邊界的距離，必要時(shí)采用偽收集極結(jié)構(gòu)。GNDVDDVoViRSViN-SubP-阱n+n+n+p+p+p+RWp+n+p+2004年7月91CMOS電路抗靜電設(shè)計(jì)

1.抗靜電設(shè)計(jì)的必要性I_padVDDMPMNVSSVDDMPMNVSSO_pad2004年7月92CMOS電路抗靜電設(shè)計(jì)

2.抗靜電設(shè)計(jì)的思想〔1〕抗靜電保護(hù)電路不能影響正常電路的功能；〔2〕放電電阻盡可能小〔3〕放電回路中能承受盡可能高的瞬態(tài)功耗。〔4〕應(yīng)有抗閂鎖能力〔5〕占用盡可能小的芯片面積

抗靜電設(shè)計(jì)就是在電路的端口增設(shè)保護(hù)電路，使得靜電電荷形成的高壓在到達(dá)正常電路之前，通過保護(hù)電路將靜電電荷泄放掉，而保護(hù)電路自身也不被損壞。2004年7月93CMOS電路抗靜電設(shè)計(jì)

3.抗靜電保護(hù)電路的根本原理I_padVDDMPMNVSSR1R2Dn1Dp1Dn2R1為多晶電阻，起限流作用，防止放電電流過大〔一般在1K左右〕。R2為N+電阻，起延遲、緩沖作用，防止外來高電壓直接作用于MOS管的柵極。阻值一般在幾十左右。Dp1、Dn1是用N+、P+擴(kuò)散區(qū)分別與阱和襯底形成的二極管，起電壓箝位和電荷泄放作用。面積一般設(shè)計(jì)為1000m2左右。Dn2是R2形成的寄生二極管，起到進(jìn)一步的保護(hù)作用。電阻-二極管保護(hù)電路2004年7月94CMOS幅員設(shè)計(jì)的根本技巧

1.源漏區(qū)面積優(yōu)化

相鄰?fù)蚆OS管源漏區(qū)相連結(jié)時(shí)采用有源區(qū)連接可以減小源漏區(qū)面積，減小寄生電容和漏電，也減小了芯片面積。122004年7月95CMOS幅員設(shè)計(jì)的根本技巧

2.器件排序優(yōu)化GNDOUTGNDOUTADBCOUTDOUTABC

通過排序優(yōu)化可以提高速度，減小漏電。

2004年7月96CMOS幅員設(shè)計(jì)的根本技巧

3.寬溝器件的優(yōu)化設(shè)計(jì)

(1)寬溝器件可以由多個(gè)器件合成，方便布局布線，減小柵極電阻。

(2)寬溝器件源漏區(qū)開孔要充分，提高溝道特性的一致性（尤其是模擬電路）。

2004年7月97CMOS幅員設(shè)計(jì)的根本技巧

4.復(fù)用單元的設(shè)計(jì)

將常用結(jié)構(gòu)的組合圖形（包括電路單元）按設(shè)計(jì)規(guī)則要求設(shè)計(jì)為可復(fù)用的單元，供設(shè)計(jì)過程中調(diào)用，減少設(shè)計(jì)錯(cuò)誤，并便于修改。ActiveContactPolyContactVia1PAD2004年7月98幅員布局

1.布局的根本原那么芯片的布局設(shè)計(jì)是要解決電路圖或邏輯圖中的每個(gè)元件、功能單元在幅員中的位置擺布、壓焊點(diǎn)分布、電源線和地線以及主要信號(hào)線的走向等。首先確定電路中主要單元〔元件〕的位置，再以主要單元為中心安置次主要單元和次要單元。相關(guān)單元〔包括壓點(diǎn)〕要盡量靠近，以主要單元為主調(diào)整單元〔器件〕的形狀和位置，方便布線，縮短布線。2004年7月99幅員布局

2.布局例如1電子表芯片液晶顯示譯碼電路走時(shí)電路定時(shí)電路比較電路分頻電路振蕩器調(diào)節(jié)控制電路報(bào)時(shí)驅(qū)動(dòng)2004年7月100幅員布局

2.布局例如2存儲(chǔ)器模塊SRAM存儲(chǔ)矩陣輸入輸出讀寫控制地址譯碼2004年7月101幅員布線

1.布線根本原那么最常用的布線層有金屬、多晶硅和擴(kuò)散區(qū)，其寄生電阻和寄生電容有所不同。電源線、地線選擇金屬層布線，線寬要考慮電流容量〔一般1mA/m)。長信號(hào)線一般選擇金屬層布線，應(yīng)盡量防止長距離平行走線。多晶硅布線和擴(kuò)散區(qū)布線不能交叉而且要短。必須用多晶硅走長線時(shí)，應(yīng)同時(shí)用金屬線在一定長度內(nèi)進(jìn)行短接。2004年7月102幅員布線

2.布線例如2004年7月103CMOS電路中的MOS電容toxN+P_SubN+P+P+toxN_SubP+P+N+N+一般采用MOS管柵電容的結(jié)構(gòu)2004年7月104N阱CMOS電路中的PNP晶體管P_SubP+N+N+P+P+N阱2004年7月105全定制〔full-custom)設(shè)計(jì)方法

1.概念及特點(diǎn)利用人機(jī)交互圖形系統(tǒng)，由幅員設(shè)計(jì)者針對(duì)具體電路和具體要求，從每個(gè)器件的圖形、尺寸開始設(shè)計(jì)，直至整個(gè)幅員的布局布線。可獲得最正確的電路性能和最小的芯片尺寸，有利于提高集成度和降低生產(chǎn)本錢，適用于通用芯片和高性能芯片的設(shè)計(jì)以及庫單元的設(shè)計(jì)。缺點(diǎn)是設(shè)計(jì)周期長、設(shè)計(jì)費(fèi)用高，同時(shí)要求設(shè)計(jì)者具有相當(dāng)深入的微電子專業(yè)知識(shí)和豐富的設(shè)計(jì)經(jīng)驗(yàn)。2004年7月106全定制〔full-custom)設(shè)計(jì)方法

2.常用的CAD工具人機(jī)交互圖形編輯設(shè)計(jì)規(guī)那么檢查〔DRC〕電學(xué)規(guī)那么檢查〔ERC〕幅員參數(shù)提取〔LPE〕幅員與電路圖一致性檢查〔LVS〕電路仿真〔spice等〕2004年7月107全定制〔full-custom)設(shè)計(jì)方法

3.幅員舉例手表芯片高性能16位CPU標(biāo)準(zhǔn)單元dffps全定制芯片的局部版圖2004年7月108標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

1.概念電路根本單元及各種I/O單元都按一定的標(biāo)準(zhǔn)、依據(jù)特定工藝、由專門人員預(yù)先設(shè)計(jì)好存放于一個(gè)統(tǒng)一的庫中，稱為標(biāo)準(zhǔn)單元庫。芯片設(shè)計(jì)者只要根據(jù)電路的邏輯網(wǎng)表及設(shè)計(jì)約束條件，用相關(guān)軟件調(diào)用標(biāo)準(zhǔn)庫中的單元進(jìn)行布局布線，即可快速形成最終的芯片幅員。由于標(biāo)準(zhǔn)單元庫是預(yù)先設(shè)計(jì)好的，不是為某個(gè)芯片專門設(shè)計(jì)的，因此稱為半定制設(shè)計(jì)方法〔semi-customdesignapproach〕2004年7月109標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

2.特點(diǎn)可獲得較佳的電路性能和較小的芯片尺寸〔與庫單元種類的豐富程度和庫單元性能有關(guān)〕，有利于縮短芯片設(shè)計(jì)周期，降低設(shè)計(jì)本錢，適用于專用電路〔ASIC〕和較高性能的芯片設(shè)計(jì)。對(duì)芯片設(shè)計(jì)者的微電子專業(yè)知識(shí)和設(shè)計(jì)經(jīng)驗(yàn)要求不是很高，而對(duì)單元庫和設(shè)計(jì)工具有較強(qiáng)的依賴性。2004年7月110標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

3.芯片結(jié)構(gòu)I/O及壓焊塊標(biāo)準(zhǔn)單元內(nèi)部標(biāo)準(zhǔn)單元布線通道基本結(jié)構(gòu)I/O及壓焊塊標(biāo)準(zhǔn)單元內(nèi)部標(biāo)準(zhǔn)單元布線通道門海結(jié)構(gòu)I/O標(biāo)準(zhǔn)單元內(nèi)部標(biāo)準(zhǔn)單元布線通道壓焊塊標(biāo)準(zhǔn)單元StaggeredPAD2004年7月111標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

4.標(biāo)準(zhǔn)單元庫的組成①符號(hào)庫：單元特定符號(hào)，供邏輯圖設(shè)計(jì)用。②拓?fù)鋷欤簡卧叨取挾取⒁龆俗鴺?biāo)及方向，供布局布線使用。③時(shí)序庫：輸入與輸出間的時(shí)間關(guān)系及負(fù)載特性，供時(shí)序驗(yàn)證用。④功能描述庫：單元功能的描述，供功能仿真用。⑤幅員庫：單元各層掩膜圖形，供制掩膜版用。⑥綜合庫：供邏輯綜合用。⑦電路圖庫：單元電路圖。2004年7月112標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

5.標(biāo)準(zhǔn)單元電路設(shè)計(jì)考慮①盡可能地減少單元的引出端點(diǎn)〔盡量內(nèi)部產(chǎn)生〕②要獲得較好的抗噪聲性能〔N管和P管的比例〕③要規(guī)定一定的驅(qū)動(dòng)能力〔N管和P管的尺寸〕④盡可能獲得最正確的延遲時(shí)間〔級(jí)間的驅(qū)動(dòng)〕2004年7月113標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

6.標(biāo)準(zhǔn)單元幅員設(shè)計(jì)考慮①單元要符合等高原那么，特別是電源和地線應(yīng)有相同高度。②與單元庫中的任何單元〔包括自身〕的任意組合都應(yīng)滿足設(shè)計(jì)規(guī)那么的要求。③每個(gè)單元都要考慮抗閂鎖，每個(gè)I/O單元都要考慮抗靜電。④盡可能小的寄生電容⑤單層金屬工藝尤其要考慮端口引出。2004年7月114標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

7.標(biāo)準(zhǔn)單元幅員舉例2004年7月115標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

8.標(biāo)準(zhǔn)單元法芯片幅員設(shè)計(jì)一般過程①根據(jù)邏輯圖〔或邏輯網(wǎng)表〕確定使用單元的種類和數(shù)量，估算面積，確定芯片幾何形狀〔長度與寬度的比值或單元行數(shù)〕。②根據(jù)封裝要求排布I/O單元③布電源和地的干線網(wǎng)④排布內(nèi)部單元〔布局〕⑤布線〔電源和地的支線、主要信號(hào)線、其它線〕2004年7月116標(biāo)準(zhǔn)單元〔StandardCell〕設(shè)計(jì)方法

9.標(biāo)準(zhǔn)單元法設(shè)計(jì)階段性局部幅員2004年7月117門陣列〔GateArray〕設(shè)計(jì)方法

1.門陣列母片將含有固定器件數(shù)不含連線的內(nèi)部相同單元排成一定規(guī)模的陣列，將含有固定器件數(shù)不含連線的I/O相同單元排在四周，并留有固定的布線通道，形成一定規(guī)模、一定I/O端口數(shù)、沒有連線(沒有功能)的芯片幅員。按此幅員進(jìn)行掩膜版制作和流片，完成反刻金屬之前的所有加工工序，生產(chǎn)出半成品芯片〔沒有功能，稱為“門陣列母片〞〕，供芯片設(shè)計(jì)者進(jìn)一步設(shè)計(jì)使用。2004年7月118門陣列〔GateArray〕設(shè)計(jì)方法

2.門陣列法芯片設(shè)計(jì)在固定規(guī)模〔器件數(shù)〕、固定端口數(shù)的門陣列母片的根底上，芯片設(shè)計(jì)者根據(jù)需要將內(nèi)部單元和I/O單元分別進(jìn)行內(nèi)部連線構(gòu)成所需功能的各種單元〔也可以調(diào)用針對(duì)具體母片事先設(shè)計(jì)好的的各種功能單元連線的單元庫〕，再進(jìn)行總體布局布線，構(gòu)成一定功能的芯片連線幅員。按此連線幅員進(jìn)行制版，再在預(yù)先生產(chǎn)出的母片上繼續(xù)完成后續(xù)工序，制出最終芯片。2004年7月119門陣列〔GateArray〕設(shè)計(jì)方法

3.門陣列法的特點(diǎn)芯片的面積、最大規(guī)模、最多引腳數(shù)、布線通道以及單元中的器件數(shù)和局部連接是固定的，利用率不能到達(dá)100％，性能不能到達(dá)最正確。可以快速完成芯片的設(shè)計(jì)和生產(chǎn)，降低芯片設(shè)計(jì)本錢和生產(chǎn)本錢。一般制成不同規(guī)模、不同引腳數(shù)的系列門陣列母片，以便適合不同規(guī)模電路的設(shè)計(jì)。2004年7月120門陣列〔GateArray〕設(shè)計(jì)方法

3.門陣列法芯片結(jié)構(gòu)I/O及壓焊塊單元內(nèi)部單元布線通道外觀與標(biāo)準(zhǔn)單元法相似，只是根本單元及規(guī)模是固定的。2004年7月121門陣列〔GateArray〕設(shè)計(jì)方法

4.內(nèi)部單元陣列舉例4管單元16管單元2004年7月122門陣列〔GateArray〕設(shè)計(jì)方法

5.內(nèi)部單元電路連線庫舉例二輸入或非門三輸入或非門三輸入與非門二輸入與非門反相器2004年7月123門陣列〔GateArray〕設(shè)計(jì)方法

6.I/O單元結(jié)構(gòu)

通過不同的連接可實(shí)現(xiàn)不同功能的I/O單元，如：輸入端口輸出端口三態(tài)輸出端口輸入/輸出雙向端口輸入接口及緩沖單元輸出緩沖單元輸出驅(qū)動(dòng)器件壓焊點(diǎn)保護(hù)器件保護(hù)器件2004年7月1241.8.12積木塊(BBL)設(shè)計(jì)方法

1.概念及特點(diǎn)將固定的全定制設(shè)計(jì)模塊、編譯模塊〔一般為存儲(chǔ)器〕和標(biāo)準(zhǔn)單元設(shè)計(jì)方法結(jié)合在一起，就像堆積木一樣進(jìn)行布局布線，形成芯片幅員。芯片面積較小，性能較佳，設(shè)計(jì)周期短，適合于大規(guī)模ASIC〔SoC〕設(shè)計(jì)。2004年7月1251.8.12積木塊(BBL)設(shè)計(jì)方法

2.芯片結(jié)構(gòu)I/O及壓焊塊單元固定模塊布線通道編譯模塊可變模塊2004年7月1261.8.12積木塊(BBL)設(shè)計(jì)方法

3.芯片幅員實(shí)例2004年7月127可編程邏輯器件設(shè)計(jì)方法可編程邏輯陣列PLA----ProgrammableLogicArray2.可編程陣列邏輯PAL

----ProgrammableArrayLogic3.通用可編程陣列邏輯GAL

----GenericArrayLogic

4.復(fù)雜可編程邏輯器件CPLD

----ComplexProgrammableLogicDevice5.現(xiàn)場可編程門陣列FPGA

----FieldProgrammableGateArray2004年7月128第二局部

集成電路設(shè)計(jì)根本技能2004年7月1292.1集成電路設(shè)計(jì)根本工作環(huán)境2004年7月130微電子中心局域網(wǎng)結(jié)構(gòu)

第一級(jí)交換機(jī)EDA軟件效勞器局域網(wǎng)絡(luò)效勞器客戶終端iccadxx1客戶終端iccadxx2客戶終端iccadxx3第二級(jí)交換機(jī)第二級(jí)交換機(jī)第二級(jí)交換機(jī)2004年7月131微電子中心局域網(wǎng)資源EDA軟件效勞器(工作站shark、whale、Opel等)共享EDA軟件：Cadence、Synopsys、Hspice等共享資源庫：生產(chǎn)商工藝相關(guān)文件、單元庫等用戶數(shù)據(jù)：電路、幅員、仿真文件等客戶終端(iccadxxx)

辦公軟件

臨時(shí)工作文檔2004年7月132用戶登陸

1.微機(jī)登陸和退出：

(1)微機(jī)開機(jī)后，按下面方式登陸：用戶名：iccadxxx〔xxx對(duì)應(yīng)于座位號(hào)〕密碼：xxxxxx〔系統(tǒng)管理員提供〕登陸到：xxx〔系統(tǒng)管理員提供〕(2)登入后，密碼可以自己更改，已安裝的軟件不得擅自更改(3)可自行在server:/pub下查找其它所需應(yīng)用軟件安裝(在D盤安裝)，如沒有權(quán)限安裝或沒有找到所需應(yīng)用軟件，請(qǐng)找系統(tǒng)管理員解決。(4)在D或E盤建自己的根目錄，在此目錄下保存文檔及數(shù)據(jù)(5)退出：執(zhí)行關(guān)機(jī)命令，出現(xiàn)關(guān)閉電源的提示后，關(guān)閉主機(jī)電源和顯示器電源。2004年7月133用戶登陸

2.鏈接工作站：

(1)微機(jī)登陸后，執(zhí)行開始

程序

HummingbirdConnectivityV7.0

Exceed

Exceed(XDMCP-Broadcast)(2)在新出現(xiàn)的窗口中選擇工作站(whalesharketc.系統(tǒng)管理員提供)，然后選擇確定按鈕。出現(xiàn)的longinshell窗口2004年7月134用戶登陸

3.工作站登陸：

在longinshell窗口中按提示輸入用戶名稱，選ok或按回車鍵，再按提示輸入口令，選ok或按回車鍵。出現(xiàn)CDE界面。〔系統(tǒng)管理員提供用戶名稱和口令。登入后，密碼可以自己更改。登陸時(shí)選擇CDE界面(CommonDesktopEnvironment)2004年7月135用戶登陸

4.翻開工作窗口〔terminal)：(1)在CDE界面的背底處按鼠標(biāo)右鍵(3)翻開terminal也可以在CDE界面的工具欄中選擇。(2)用左鍵選擇ToolsTerminal，工作窗口被翻開。為了方便多任務(wù)工作，可以翻開多個(gè)窗口。2004年7月136用戶登陸

5.工作站退出：

(1)在CDE界面中選擇exit

ok，退出工作站(2)選擇exit

ok，退出Exceed窗口2004年7月137UNIX操作系統(tǒng)常用命令簡介1.創(chuàng)立目錄：>mkdirdirname2.改變工作目錄：>cddirname(到下級(jí)目錄)

>

cd..(到上級(jí)目錄)5.復(fù)制(copy)：>cpfileAfileB(文件復(fù)制)

>cpfileAfileBdirA(復(fù)制文件到目錄)>cp

-rdirAdirB(復(fù)制目錄)4.列文件清單：>lsdirA

(可以有多個(gè)目錄名，沒有目錄名時(shí)為當(dāng)前目錄。可以加命令選項(xiàng)-lor-aor-la)3.列出當(dāng)前工作目錄：>pwd2004年7月138UNIX操作系統(tǒng)常用命令簡介7.刪除：>rmfileA(刪除文件，可以有多個(gè)文件名)>rm–rdirA(刪除目錄，可以有多個(gè)目錄名)8.編輯文件：>vifileA(文件不存在時(shí)，自動(dòng)創(chuàng)立新文件)編輯命令：I(插入),o(下插入行),O(上插入行),Esc鍵(退出),x(刪除字符),dd(刪除行),hlkj或方向鍵(左右上下移動(dòng))非編輯狀態(tài)時(shí)，按Shift+:,文件尾出現(xiàn)“:〞，此時(shí)可以保存文件〔w〕和退出vi狀態(tài)〔q〕。6.改名(rename)：>mvAB(文件或目錄改名)2004年7月139

2.2CadenceicfbEDA工具介紹2004年7月140library、cell和view

1.Cadenceicfb工具啟動(dòng)工作站登陸創(chuàng)立工作目錄：>mkdirwork進(jìn)入工作目錄：>cdwork啟動(dòng)icfb工具:>icfb&出現(xiàn)CIW窗口2004年7月141Filelibrary、cell和view

2.Library的創(chuàng)立Newlibrary的名Newlibrary的路徑CIW窗口

File

New

Library2004年7月142library、cell和view

2.Library的創(chuàng)立〔續(xù)〕已存在的library2004年7月143CIW窗口

File

New

Cellviewlibrary、cell和view

3.Cellview的創(chuàng)立創(chuàng)立的cellview歸屬的library點(diǎn)按此扭，可出現(xiàn)library列表，選中所需。創(chuàng)立的cell名稱創(chuàng)立的view名稱所用工具名稱點(diǎn)按此扭，可出現(xiàn)工具名稱列表，選中所需。可以為已經(jīng)存在的cell創(chuàng)立新的view例如：原理圖(schematic)---Composer-Schematic幅員(layout)---Virtouso退出：圖形編輯窗口

windowclose2004年7月144library、cell和view

4.Library的結(jié)構(gòu)Library_ACell_ACell_BView_AView_BView_CView_AView_BView_CLibrary以目錄樹形式存在，可以用icfb的libraymanager工具查看和管理，不同的library可以創(chuàng)立在不同的目錄中。2004年7月145Toolslibrary、cell和view

5.Library的管理

CIW窗口

Tools

LibraryManagerlibrary列表被選libraryCells類別列表被選cells類別Cell列表被選cellCellview列表被選cellview

File

New

Library

or

Cellview

or

Category在被選cellview上雙擊鼠標(biāo)左鍵，以可編輯模式翻開所選cellview。在被選libraryorcategoryorcellorview上按住鼠標(biāo)右健，可以選擇對(duì)所選項(xiàng)的操作模式。2004年7月146Toolslibrary、cell和view

6.相關(guān)Library的鏈接

CIW窗口

Tools

LibraryPathEditorLibrary名稱Library路徑FileSave文件名稱為：cds.lib可以用vi命令直接編輯2004年7月147TechnologyFile

CIW窗口

TechnologyFile

dumporloaddump被選library導(dǎo)出技術(shù)文件選項(xiàng)load裝載技術(shù)文件選項(xiàng)被選library裝載內(nèi)容與庫中內(nèi)容合并裝載內(nèi)容替換庫中同類內(nèi)容2004年7月148原理圖編輯

1.翻開原理圖編輯窗口〔schematice〕CIW窗口FileNewCellview〔新創(chuàng)立Cellview〕CIW窗口FileOpen〔翻開已有的Cellview〕要翻開的cellview歸屬的library被選cell名稱點(diǎn)按此扭，出現(xiàn)library列表被選library中的Cell列表被選cell的view點(diǎn)按此扭，出現(xiàn)view的列表點(diǎn)按此扭，出現(xiàn)library瀏覽器〔含librarycellview〕已編輯模式翻開已只讀模式翻開創(chuàng)立新的或翻開已有的Cellview還可以用librarymanager〔庫瀏覽器〕創(chuàng)立cell名稱要?jiǎng)?chuàng)立的cellview歸屬的library點(diǎn)按此扭，出現(xiàn)library列表創(chuàng)立cell的view使用的工具點(diǎn)按此扭，出現(xiàn)工具列表2004年7月149原理圖編輯

2.原理圖編輯窗口結(jié)構(gòu)分類編輯命令菜單常用快捷命令菜單當(dāng)前命令名稱鼠標(biāo)位置坐標(biāo)當(dāng)前命令操作提示信息繪圖區(qū)工具、library、cell、view2004年7月150原理圖編輯

3.常用編輯命令

(1)Instance調(diào)用庫單元(Cellview)LibraryCellView瀏覽器Name(option)陣列（行數(shù)、列數(shù)）旋轉(zhuǎn)、X鏡像、Y鏡像Variable(如果有)2004年7月151原理圖編輯

3.常用編輯命令(續(xù)1)

(2)AddPin調(diào)用端口PinPinnamesPin的屬性更改Pin的屬性總線命名方式總線名放置方式Pin的旋轉(zhuǎn)和鏡像可以同時(shí)填入多個(gè)端口名，中間加空格，端口名應(yīng)以字母開頭，如：in1a1b<1:4>。切記不能含有特殊字符。2004年7月152原理圖編輯

3.常用編輯命令(續(xù)2)

(3)AddWire連線(narroworwide)(4)WireName

連線命名在pin和pin之間進(jìn)行連線。按F3功能鍵，可出現(xiàn)命令可選項(xiàng)窗口〔通用〕。連線名應(yīng)以字母開頭，如：in1a1b<1:4>。切記不能含有特殊字符。連線規(guī)則連線粗細(xì)連線名稱連線名稱的相關(guān)屬性2004年7月153原理圖編輯

3.常用編輯命令(續(xù)3)

(10)屬性、參數(shù)修改(9)undo(13)ChechandSave(14)Save(5)放大、縮小(8)刪除(6)Stretch拉動(dòng)（保持連接）(7)copy從分類菜單中可以看到命令的快捷鍵和許多其它命令(11)命令選項(xiàng)（同F(xiàn)3鍵）(12)命令重復(fù)對(duì)分類命令菜單中的命令尤為有效2004年7月154原理圖編輯

4.層次式設(shè)計(jì)

Schematic圖形窗口

Design

Hierarchy

以編輯或只讀模式打開被選中的下一層次Cellview選中cell〔在執(zhí)行命令前后都可以〕選中view被選中cellview翻開返回上層或頂層2004年7月155原理圖編輯

5.創(chuàng)立CellviewSchematic圖形窗口

Design

CreateCellview

FromCellview顯示及編輯選項(xiàng)Schematicto

Symbol顯示及編輯選項(xiàng)2004年7月156原理圖編輯

6.練習(xí)實(shí)例1-邏輯級(jí)

haABSChaABSChaABSChaABSCABSCbusAbusBS1S2S3C1C2C3A1A2A3B1B2B3調(diào)用sample庫的根本邏輯單元2004年7月157原理圖編輯

6.練習(xí)實(shí)例2-電路級(jí)

ViV1VDD4/0.62/0.6圖1VDDViV2VDD8/0.68/0.68/0.64/0.64/0.64/0.6圖2調(diào)用analogLib庫的MOS管單元，采用TSMC025工藝模型2004年7月158邏輯級(jí)仿真

1.Verilog-XL啟動(dòng)Schematic圖形窗口

Tools

Simulation

Verilog-XL運(yùn)行目錄被仿真電路定義2004年7月1592.2.3邏輯級(jí)仿真

2.仿真環(huán)境設(shè)置運(yùn)行目錄被仿真電路定義Verilog-XL窗口

Setup

Environment…出現(xiàn)的窗口與啟動(dòng)Verilog-XL初始窗口相同，在此可以更改相關(guān)設(shè)置。2004年7月1602.2.3邏輯級(jí)仿真

3.網(wǎng)表產(chǎn)生設(shè)置整體產(chǎn)生增量式產(chǎn)生不產(chǎn)生可產(chǎn)生網(wǎng)表的view更多的選項(xiàng)產(chǎn)生測試程序模版網(wǎng)表產(chǎn)生終止的view全局電源和地結(jié)點(diǎn)名