3.4 組合邏輯電路_第1頁
3.4 組合邏輯電路_第2頁
3.4 組合邏輯電路_第3頁
3.4 組合邏輯電路_第4頁
3.4 組合邏輯電路_第5頁
已閱讀5頁，還剩17頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

組合邏輯電路邏輯結構連接門電路，構建邏輯結構實現信息的運算和存儲兩種基本類型能夠存儲信息不能存儲信息組合邏輯電路不能存儲信息，“判定元件”輸出僅由當前輸入值的組合決定信息不能存儲用于處理信息譯碼器，多路選擇器，全加法器等譯碼器2個輸出的譯碼器門級電路譯碼器只有一個輸出為1，其他全為0輸出為邏輯1的是對應于要被檢測的輸入組合通常，譯碼器有n個輸入，2n個輸出被檢測的輸入組合的輸出為1，所有其他的輸出則為0A=1,B=0多路選擇器選擇一個輸入連接到輸出由選擇信號S決定由哪個輸入連接到輸出S=0標準表示法多路選擇器由n條選擇線和2n個輸入組成n=2標準表示法思考題如何構建一個有八個輸入的多路選擇器？需要多少根選擇線？二進制加法真值表兩個n位操作數的某一列進行二進制加法全加法電路真值表——門級電路真值表中的7種輸入組合之一（除000組合之外），都有一個與門產生輸出1當輸入是使真值表中Ci+1為1的相應組合時，或門的輸出Ci+1必為1輸出Si的或門的輸入，是真值表中Si為1的輸入組合，經過與門產生的輸出輸入組合000Si或Ci+1都不會產生值為1的輸出兩個4位二進制數的加法電路可編程邏輯陣列可編程邏輯陣列ProgrammableLogicArray，PLA實現任意邏輯函數的通用組件一組與門（與陣列），一組或門（或陣列）組成與門的數目對應于真值表中輸入組合（行）的數目有n個輸入的邏輯函數，PLA包括2n個與門，每個與門有n個輸入或門的數目對應于真值表中輸出的列數可編程對于真值表的輸出列中產生輸出為1的對應的行，將PLA中的該與門的輸出與或門的輸入相連思考題如果用A、B、C分別表示Ai，Bi和Ci，用X表示Si，用Y表示Ci+1，如何連接，就可以得到全加法器電路？邏輯完備性logicalcompleteness任意邏輯函數都可以通

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論