電子設計自動化知到智慧樹章節測試課后答案2024年秋山東航空學院第一章單元測試

請指出AlteraCyclone系列中的EP1C6Q240C8這個器件是屬于（）

A:GALB:CPLDC:FPGAD:ROM

答案:FPGA下列對CPLD結構與工作原理的描述中，正確的（）

A:CPLD即是現場可編程邏輯器件的英文簡稱

B:CPLD是基于查找表結構的可編程邏輯器件

C:在Xilinx公司生產的器件中，XC9500系列屬CPLD結構

D:早期的CPLD是從FPGA的結構擴展而來

答案:在Xilinx公司生產的器件中，XC9500系列屬CPLD結構

下面哪個是FPGA的可編程結構（）

A:與或陣列可編程B:查找表（LUT）C:或陣列可編程D:與陣列可編程

答案:查找表（LUT）IP核在EDA技術和開發中具有十分重要的地位，IP是指（）

A:都不是B:知識產權C:互聯網協議D:網絡地址

答案:知識產權下列哪個是硬件描述語言的英文縮寫（）

A:ASICB:EDAC:ISPD:HDL

答案:HDL

第二章單元測試

VHDL語言中用于存放用戶設計和定義的一些設計單元和程序包的工作庫是（）

A:IEEE庫B:VITAL庫C:STD庫D:WORK庫

答案:WORK庫在VHDL標識符命名規則中，以（）開頭的標識符是正確的。

A:字母B:下劃線C:字母或數字D:數字

答案:字母不符合VHDL標準的標識符是（）

A:%50B:ad12C:a2b2D:a_b1

答案:%50對于信號和變量，哪一個是不正確的（）

A:信號的關鍵詞是SIGNALB:變量的關鍵詞是VARIABLEC:信號的賦值符號是<=D:變量的賦值符號是<=

答案:變量的賦值符號是<=VHDL程序中，實體描述（）

A:器件外部特性與內部功能B:器件的綜合約束C:器件的內部功能D:器件外部特性

答案:器件外部特性

第三章單元測試

必須在庫和程序包中提前聲明才能使用的數據類型是（）

A:BIT_VECTORB:STD_LOGICC:INTEGERD:BIT

答案:STD_LOGIC關于VHDL數據類型，正確的是（）

A:用戶不能定義子類型B:前面三個答案都是錯誤的C:用戶可以定義子類型D:用戶可以定義任何類型的數據

答案:用戶可以定義子類型使用STD_LOGIG_1164中的數據類型時（）

A:可以直接調用B:必須在結構體中聲明C:必須在實體中聲明D:必須在庫和包集合中聲明

答案:必須在庫和包集合中聲明STD_LOGIC數據類型中定義的強未知字符是（）

A:zB:xC:ZD:X

答案:XVHDL數據類型轉換函數用于實現VHDL中各種數據類型互相轉換。（）

A:錯B:對

答案:對

第四章單元測試

CASE語句最末一個條件句中的選擇必須是“WHENOTHERS=>"NULL"。（）

A:錯B:對

答案:錯完整的條件語句，可以實現（）的設計。

A:三態控制電路B:雙向控制電路C:組合電路D:時序電路

答案:組合電路在VHDL中，IF語句是（）語句。

A:順序和并行B:順序C:任何D:并行

答案:順序下列哪個不是賦值語句的構成（）

A:賦值源B:賦值符號C:賦值目標D:元件

答案:元件在VHDL中，用以下哪個語句表示clock的上升沿（）

A:clock’EVENTANDclock=‘0’B:clock’EVENTC:clock=‘0’D:clock’EVENTANDclock=‘1’

答案:clock’EVENTANDclock=‘1’

第五章單元測試

在QuartusⅡ中，工作文件夾不允許建在根目錄內或桌面上。（）

A:錯B:對

答案:對利用QuartusⅡ只能進行時序仿真。（）

A:錯B:對

答案:錯QuartusII是（）

A:高級語言B:綜合軟件C:硬件描述語言D:EDA工具軟件

答案:EDA工具軟件基于EDA的FPGA設計流程，下面哪個是正確的（）。

A:設計輸入→功能仿真→適配→編程下載→綜合→硬件測試B:設計輸入→功能仿真→綜合→適配→編程下載→硬件測試C:設計輸入→適配→綜合→功能仿真→編程下載→硬件測試D:設計輸入→功能仿真→綜合→編程下載→適配→硬件測試

答案:設計輸入→功能仿真→綜合→適配→編程下載→硬件測試VHDL文本編輯中編譯時出現如下的報錯信息

Error:expectedchoicesincasestatement其錯誤原因是（）。

A:設計文件的文件名與實體名不一致。B:沒有將CASE語句中表達式的所有取值都列舉出來C:錯將設計文件的后綴寫成.tdf，而非.vhd。D:程序中缺少關鍵詞。

答案:沒有將CASE語句中表達式的所有取值都列舉出來

第六章單元測試

下列哪一個語句不屬于并行語句？（）

A:CASE語句B:進程語句C:生成語句D:元件例化語句

答案:CASE語句下列哪些語句屬于并行信號賦值語句（）

A:元件例化語句B:簡單信號賦值語句C:條件信號賦值語句D:選擇信號賦值語句

答案:簡單信號賦值語句；條件信號賦值語句；選擇信號賦值語句VHDL運算符優先級的說法不正確的是（）。

A:AND和NOT屬于同一個優先級B:NOT的優先級最高C:加括號可以改變運算優先級D:除了NOT之外的其他六種邏輯操作符優先級最低

答案:AND和NOT屬于同一個優先級下列哪個操作符是將位矢向左移，右邊跟進的位補零？（）

A:SRAB:SRLC:SLLD:SLA

答案:SLLVHDL語言的運算操作包括了邏輯運算符、關系運算符、乘法運算符等，它們三者的優先級是相同的。（）

A:錯B:對

答案:錯

第七章單元測試

關于進程中的信號賦值語句，說法不正確的是（）

A:當進程中同一信號有多個賦值源時，執行最前面的語句。B:當進程中同一信號有多個賦值源時，執行最接近ENDPROCESS的語句C:信號的賦值需要有一個延時D:所有的賦值語句都必須在一個延時內完成

答案:當進程中同一信號有多個賦值源時，執行最前面的語句。VHDL中用于仿真建模的延時模型有（）

A:仿真延時B:固有延時C:輸出延時D:傳輸延時

答案:固有延時；傳輸延時用INOUT端口模式設計雙向端口也必須考慮三態的使用。（）

A:錯B:對

答案:對信號和變量在結構體中的定義位置一樣。（）

A:對B:錯

答案:錯仿真δ，是仿真軟件的最小分辨時間。（）

A:對B:錯

答案:對

第八章單元測試

狀態機編碼方式中，占用觸發器較多，但其簡單的編碼方式可減少狀態譯碼組合邏輯資源，且易于控制非法狀態的編碼方式是（）

A:一位熱碼編碼B:狀態位直接輸出型編碼C:順序編碼D:格雷碼編碼

答案:一位熱碼編碼從狀態表達方式上分，用VHDL設計的狀態機可以分為哪幾種不同形式（）

A:Mealy型B:符號化狀態機C:確定狀態編碼的狀態機D:Moore型

答案:符號化狀態機；確定狀態編碼的狀態機與Mealy型狀態機相比，Moore型狀態機的輸出變化要延遲一個周期。（）

A:對B:錯

答案:對順序編碼使用的觸發器數量最少，但剩余的非法狀態較多，容錯技術較復雜。（）

A:對B:錯

答案:錯VHDL主控時序進程是指負責狀態機運轉和在時鐘驅動下負責狀態轉換的進程。（）

A:錯B:對

答案:對

第九章單元測試

VHDL子程序的兩種類型是（）

A:進程B:過程C:程序包D:函數

答案:過程；函數VHDL子程序中，過程和函數的調用方式