第10章高性能微型計(jì)算機(jī)系統(tǒng)的先進(jìn)技術(shù)1第10章高性能微型計(jì)算機(jī)系統(tǒng)的先進(jìn)技術(shù)№

2隨著計(jì)算機(jī)技術(shù)的發(fā)展，當(dāng)前的微型計(jì)算機(jī)在微處理器的體系結(jié)構(gòu)、指令系統(tǒng)、存儲(chǔ)器管理、總線以及接口技術(shù)等方面均發(fā)生了根本的變化，在性能不斷提高的同時(shí)，體積越來越小，功耗越來越低，輕盈便攜成為PC機(jī)發(fā)展的大趨勢。本章以Intelcore微處理器為例，介紹新型微型計(jì)算機(jī)系統(tǒng)采用的一些先進(jìn)技術(shù)。本章為擴(kuò)展內(nèi)容，可根據(jù)需要選擇課堂教學(xué)或自學(xué)。第10章高性能微型計(jì)算機(jī)系統(tǒng)的先進(jìn)技術(shù)№

310.1高性能微處理器采用的先進(jìn)技術(shù)10.2高性能多核微處理器舉例IntelCore系列微處理器第六代

Core微處理器的架構(gòu)第六代

Core微處理器的技術(shù)特點(diǎn)10.3現(xiàn)代PC主板典型結(jié)構(gòu)芯片組及橋式芯片CorePC主板結(jié)構(gòu)skylake平臺(tái)I/O組織結(jié)構(gòu)及芯片組10.1高性能微處理器采用的先進(jìn)技術(shù)4【主要內(nèi)容】

超級(jí)流水線技術(shù)超標(biāo)量技術(shù)超長指令字結(jié)構(gòu)動(dòng)態(tài)執(zhí)行技術(shù)RISC技術(shù)多核處理器技術(shù)10.1高性能微處理器采用的先進(jìn)技術(shù)51．超級(jí)流水線技術(shù)指令的流水線結(jié)構(gòu)是指將一條指令的執(zhí)行過程分成若干步驟，由計(jì)算機(jī)的相應(yīng)功能模塊完成各步驟的功能。這樣，在同一個(gè)時(shí)鐘周期內(nèi)，幾條指令可以在微處理器的不同模塊中進(jìn)行處理，實(shí)現(xiàn)指令的并行執(zhí)行。如8086CPU將指令的執(zhí)行過程分為讀取（Fetch）指令和執(zhí)行（Execute）指令兩個(gè)步驟，分別由總線接口單元和執(zhí)行單元來完成。80486微處理器的指令流水線由5段組成，分別為指令預(yù)取（PF）、指令譯碼（D1）、地址生成（D2）、指令執(zhí)行（EX）和結(jié)果寫回（WB）。1．超級(jí)流水線技術(shù)

680486微處理器的指令流水線指令預(yù)取（PF）、指令譯碼（D1）、地址生成（D2）、指令執(zhí)行（EX）和結(jié)果寫回（WB）串行操作：執(zhí)行N條指令的時(shí)間為5N個(gè)單位時(shí)間流水線操作：N條指令的運(yùn)行時(shí)間是N+4個(gè)單位時(shí)間，其性能比非流水線作業(yè)提高了近5倍1．超級(jí)流水線技術(shù)

7指令流水線中，完成一條指令所需要的步驟稱為流水線的級(jí)數(shù)，它表明了流水線的深度。如圖所示，80486微處理器為5級(jí)流水線。流水線的級(jí)數(shù)越多（即超級(jí)流水線），單條流水線并行處理的能力越強(qiáng)；同時(shí)，每級(jí)的處理時(shí)間越短，可以進(jìn)一步提高微處理器的工作頻率和效率。指令流水線技術(shù)是實(shí)現(xiàn)多條指令重疊執(zhí)行的重要技術(shù)，并已成為高速CPU設(shè)計(jì)中的一項(xiàng)基本技術(shù)2.超標(biāo)量技術(shù)8在早期采用流水線方式的處理器中只有一條流水線，可以通過指令的并行操作提高微處理器的處理能力。若采用多條流水線，即在處理器中配有多套取指、譯碼及執(zhí)行等功能部件，在寄存器組中設(shè)有多個(gè)端口．并安排多套總線，使微處理器可以在同一個(gè)時(shí)鐘周期中向幾條流水線同時(shí)送出多條指令，并且能夠并行地存取多個(gè)操作數(shù)和操作結(jié)果，執(zhí)行多個(gè)操作。這就是所謂超標(biāo)量技術(shù)(Superscalar)。微處理器采用超標(biāo)量指令流水線，可以實(shí)現(xiàn)一個(gè)時(shí)鐘周期完成多條指令的執(zhí)行，提高了指令流水線的指令流出（完成）速率，進(jìn)一步提高了處理器的性能。PentiumCPU具有U、V兩條流水線，可以在一個(gè)時(shí)鐘周期內(nèi)啟動(dòng)并執(zhí)行兩條指令；而PentiumPro、PentiumⅡ、PentiumⅢ有3條流水線，可以在一個(gè)時(shí)鐘周期內(nèi)同時(shí)啟動(dòng)執(zhí)行3條指令。3.超長指令字結(jié)構(gòu)9超長指令字VLIW（VeryLongInstructionWord）技術(shù)是由編譯程序在編譯時(shí)找出指令間潛在的并行性，進(jìn)行適當(dāng)調(diào)整安排，把多個(gè)能并行執(zhí)行的操作組合在一起，構(gòu)成一條具有多個(gè)操作段的超長指令，由這條超長指令控制VLIW機(jī)器中多個(gè)互相獨(dú)立工作的功能部件，每個(gè)操作段控制一個(gè)功能部件，相當(dāng)于同時(shí)執(zhí)行多條指令。VLIW指令的長度和機(jī)器結(jié)構(gòu)的硬件資源情況有關(guān)，往往長達(dá)上百位。傳統(tǒng)的設(shè)計(jì)計(jì)算機(jī)的做法是先考慮并確定系統(tǒng)結(jié)構(gòu)，然后才去設(shè)計(jì)編譯程序。而對(duì)于VLIW計(jì)算機(jī)來說，編譯程序同系統(tǒng)結(jié)構(gòu)兩者必須同時(shí)進(jìn)行設(shè)計(jì)，它們之間的關(guān)系十分緊密。據(jù)統(tǒng)計(jì)，通常的科學(xué)計(jì)算程序存在著大量的并行性。如果編譯程序能把這些并行性充分挖掘出來，就可以使VLIW機(jī)器的各功能部件保持繁忙并達(dá)到較高的機(jī)器效率。4.動(dòng)態(tài)執(zhí)行技術(shù)10動(dòng)態(tài)執(zhí)行技術(shù)是指通過預(yù)測程序流來調(diào)整指令的執(zhí)行，并分析程序的數(shù)據(jù)流來選擇指令執(zhí)行的最佳順序。

分支預(yù)測（BranchPrediction）推測執(zhí)行（SpeculationExecution）是CPU動(dòng)態(tài)執(zhí)行技術(shù)中的主要內(nèi)容。4.動(dòng)態(tài)執(zhí)行技術(shù)11分支預(yù)測對(duì)程序的分支流程進(jìn)行預(yù)測,然后預(yù)先讀取其中一個(gè)分支的指令并解碼執(zhí)行。包含指令流水線的處理器對(duì)于分支轉(zhuǎn)移指令相當(dāng)敏感。因?yàn)榉种е噶畹膱?zhí)行必須要等待流水線指令執(zhí)行完畢，根據(jù)執(zhí)行結(jié)果判定條件的真假并決定是否轉(zhuǎn)移，因此處理器必須等待分支指令執(zhí)行完畢才能讀取并執(zhí)行下一條指令。流水線越長，處理器等待的時(shí)間便越長。如果CPU能預(yù)測到分支是否轉(zhuǎn)移，那么就可以提前解碼并執(zhí)行相應(yīng)的指令，這樣就避免了流水線的空閑等待，也就相應(yīng)提高了CPU的整體執(zhí)行速度。但錯(cuò)誤的分支預(yù)測相對(duì)于不進(jìn)行分支預(yù)測消耗了更多的CPU時(shí)間。4.動(dòng)態(tài)執(zhí)行技術(shù)12分支預(yù)測技術(shù)包含靜態(tài)分支預(yù)測和動(dòng)態(tài)分支預(yù)測。靜態(tài)預(yù)測方法行為比較簡單，如預(yù)測永遠(yuǎn)不轉(zhuǎn)移、預(yù)測永遠(yuǎn)轉(zhuǎn)移(jmp)、預(yù)測后向轉(zhuǎn)移等等，它并不根據(jù)執(zhí)行時(shí)的條件和歷史信息來進(jìn)行預(yù)測，因此預(yù)測的準(zhǔn)確性不會(huì)很高，只能作為其它分支預(yù)測方法的一種輔助手段。動(dòng)態(tài)預(yù)測方法則根據(jù)一條轉(zhuǎn)移指令過去的轉(zhuǎn)移情況來預(yù)測未來的轉(zhuǎn)移情況，如果算法得當(dāng)，可以獲得很高的準(zhǔn)確率。Pentium微處理器使用分支目標(biāo)緩沖器（BranchTargetBuffer，BTB）來實(shí)現(xiàn)動(dòng)態(tài)分支預(yù)測。BTB是一個(gè)能存儲(chǔ)若干目的地址的存儲(chǔ)部件，當(dāng)一條分支指令導(dǎo)致程序轉(zhuǎn)移時(shí)，BTB就記下這條指令的目標(biāo)地址，并用這條信息預(yù)測這一指令再次引起分支時(shí)的路徑。4.動(dòng)態(tài)執(zhí)行技術(shù)13推測執(zhí)行（SpeculativeExecution）是指通過預(yù)測程序流來調(diào)整指令的執(zhí)行，并分析程序的數(shù)據(jù)流來選擇指令執(zhí)行的最佳順序。CPU在讀取指令后，根據(jù)各個(gè)電路單元的狀態(tài)以及指令的相關(guān)性，分析各指令能否提前執(zhí)行，重新安排指令的執(zhí)行順序，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路單元執(zhí)行，而不是完全按照指令在存儲(chǔ)器中的存放順序執(zhí)行。相對(duì)于80X86系列微處理器的順序執(zhí)行指令，動(dòng)態(tài)執(zhí)行也被稱為亂序執(zhí)行（outoforderexecution）。亂序執(zhí)行技術(shù)在Core系列高性能微處理器中普遍應(yīng)用并得到了強(qiáng)化提升，第六代Core微處理器采用加寬動(dòng)態(tài)執(zhí)行技術(shù)（WideDynamicExecution。5.RISC技術(shù)14復(fù)雜指令集計(jì)算機(jī)（ComplexInstructionSetComputer，CISC）特點(diǎn)：CISC指令系統(tǒng)豐富，功能強(qiáng)大，指令的長度不一，程序設(shè)計(jì)方便，程序短小，編譯簡單且執(zhí)行效率高。處理器的控制硬件非常復(fù)雜，設(shè)計(jì)成本高。而且指令代碼和執(zhí)行時(shí)間長短不一，不易使用先進(jìn)的流水線技術(shù)，限制了處理器執(zhí)行速度和性能的進(jìn)一步提高。人們通過統(tǒng)計(jì)分析發(fā)現(xiàn)，指令系統(tǒng)中僅占20%的簡單指令，使用量約占計(jì)算機(jī)執(zhí)行時(shí)間的80%；其余80%的復(fù)雜指令很少使用。二十世紀(jì)八十年代后，精簡指令集計(jì)算機(jī)（ReducedInstructionSetComputer，RISC）的設(shè)計(jì)思想得到了發(fā)展。RISC技術(shù)的主要特點(diǎn)151）指令格式簡單，長度一致，可使指令譯碼和指令執(zhí)行同時(shí)進(jìn)行。指令的典型長度為4個(gè)字節(jié)。2）指令種類少，尋址方式少且簡單，一般少于5種。訪問存儲(chǔ)器只采用簡單的直接尋址，沒有間接尋址方式。簡化尋址方式可以簡化芯片設(shè)計(jì)的復(fù)雜程度，提高指令執(zhí)行速度。3）只有存數(shù)和取數(shù)指令訪問存儲(chǔ)器。RISC計(jì)算機(jī)內(nèi)設(shè)置了大量的通用寄存器，使大部分操作（算術(shù)邏輯運(yùn)算）在處理器內(nèi)進(jìn)行，盡量減少存儲(chǔ)器的操作，提高了運(yùn)行速度。4）除存數(shù)和取數(shù)指令外，所有指令均在一個(gè)CPU時(shí)鐘周期內(nèi)執(zhí)行完成。5）指令功能簡單，控制器多采用硬布線形式，僅使用少量的微程序，以獲得更快的執(zhí)行速度。6）采用先進(jìn)的流水線技術(shù)。RISC指令系統(tǒng)簡單，非常適合采用流水線技術(shù)，并能很好的發(fā)揮流水線技術(shù)的功效。RISC與CISC的相互融合16RISC結(jié)構(gòu)和CISC結(jié)構(gòu)是改善計(jì)算機(jī)系統(tǒng)性能的兩種不同方式，各有特點(diǎn)。CISC技術(shù)硬件設(shè)計(jì)復(fù)雜，但編程效率相對(duì)較高；而RISC技術(shù)的復(fù)雜性在于軟件，以及編譯程序的設(shè)計(jì)與優(yōu)化。隨著技術(shù)的發(fā)展，兩者互相借鑒，互相融合。現(xiàn)在純RISC計(jì)算機(jī)和純CISC都已成為過去，RISC計(jì)算機(jī)的指令系統(tǒng)變得豐富，增加了一些必要的復(fù)雜功能指令；CISC計(jì)算機(jī)也吸收了很多RISC技術(shù)，發(fā)展成了CISC/RISC系統(tǒng)結(jié)構(gòu)。Intel新型微處理器的設(shè)計(jì)吸收了RISC計(jì)算機(jī)的設(shè)計(jì)思想。IntelCore微架構(gòu)采用與80X86相兼容的復(fù)雜指令系統(tǒng)，但其底層的微指令及其執(zhí)行單元采用了RISC設(shè)計(jì)，以便于流水線技術(shù)及并行處理技術(shù)的應(yīng)用。6.多核處理器技術(shù)17一直以來，技術(shù)人員通過改良處理器的體系結(jié)構(gòu)，以及提升處理器的工作頻率來提高處理器的性能。隨著處理器體系結(jié)構(gòu)的復(fù)雜程度越來越高，使用的晶體管數(shù)量不斷增長，過深的流水線造成處理器內(nèi)部各模塊之間頻繁的交換數(shù)據(jù)，從而導(dǎo)致處理器整體性能下降另一方面，不斷提升的工作頻率使處理器芯片的功耗越來越大，散熱問題成為一個(gè)無法逾越的障礙，甚至影響到了處理器的可靠性。單純的提高單個(gè)處理器的硬件復(fù)雜度和工作頻率已經(jīng)無法明顯提升系統(tǒng)整體性能，必須采用新的處理器設(shè)計(jì)思路，于是單芯片多處理器結(jié)構(gòu)（Single-ChipMultiProcessor，CMP）被提出，成為解決這一問題的有效方法6.多核處理器技術(shù)18CMP結(jié)構(gòu)在單個(gè)芯片上集成多個(gè)獨(dú)立的處理器核，并通過片上互聯(lián)網(wǎng)絡(luò)把這些處理器核連接起來。每個(gè)處理器核實(shí)質(zhì)上都是一個(gè)相對(duì)簡單的單線程處理器或者比較簡單的多線程處理器，這些處理器核共享系統(tǒng)總線、主存等資源，并且通過并行地執(zhí)行多個(gè)進(jìn)程或線程來提高處理器的整體性能。由于CMP采用了相對(duì)簡單的微處理器作為處理器核心，相對(duì)于復(fù)雜單核處理器，其控制邏輯簡單、擴(kuò)展性好、易于實(shí)現(xiàn)，且有利于優(yōu)化設(shè)計(jì)，設(shè)計(jì)和驗(yàn)證周期短，具有高主頻、低功耗、通信延遲低等優(yōu)點(diǎn)。6.多核處理器技術(shù)19從軟件應(yīng)用需求上看，一些采用線程級(jí)并行編程的軟件，可以不作任何改動(dòng)就直接運(yùn)行在多核處理器系統(tǒng)上。多核處理器系統(tǒng)可以同時(shí)并行處理多個(gè)線程和進(jìn)程，大大加快了多任務(wù)應(yīng)用軟件的運(yùn)行速度。對(duì)于單線程的程序，單獨(dú)運(yùn)行在多核處理器上與單獨(dú)運(yùn)行在同樣參數(shù)的單核處理器上沒有明顯的差別。但當(dāng)在多核處理器上同時(shí)運(yùn)行多個(gè)單線程程序的時(shí)候，多任務(wù)操作系統(tǒng)會(huì)把多個(gè)程序的指令分別發(fā)送給多個(gè)核心，從而使得同時(shí)完成多個(gè)程序的速度大大加快。多核處理器要想發(fā)揮出威力，關(guān)鍵在于并行化軟件支持。軟件開發(fā)者必須找出新的軟件設(shè)計(jì)方法，設(shè)計(jì)出能夠利用多處理器系統(tǒng)并行處理能力，并且滿足用戶面向?qū)ο笮枨蟮膽?yīng)用軟件。10.2高性能多核微處理器舉例20【主要內(nèi)容】以代表性的多核微處理器—第六代IntelCore微處理器為例，介紹高性能多核微處理器的典型結(jié)構(gòu)及技術(shù)特點(diǎn)10.2.1IntelCore系列微處理器212006年，第一代Core微處理器，32位Core微架構(gòu)，分為單核CoreSolo和雙核CoreDuo2007年，Core2Duo（即Core2），64位Core架構(gòu)，兩個(gè)微處理器核心2008年起，Core微處理器統(tǒng)一命名為Corei系列根據(jù)性能定位不同分為高性能Corei7主流Corei5入門級(jí)Corei32017年1月，第7代Corei系列微處理器推出第六代Core微處理器222015年推出，采用14nm制作工藝，Skylake架構(gòu)面向不同的應(yīng)用分為桌面高性能桌面主流移動(dòng)高性能移動(dòng)主流、移動(dòng)超便攜嵌入式共幾十個(gè)型號(hào)，不同型號(hào)微處理器的內(nèi)核數(shù)量、線程數(shù)、高速緩存以及封裝方式等技術(shù)細(xì)節(jié)略有不同第六代Core微處理器23不同型號(hào)微處理器的內(nèi)核數(shù)量、線程數(shù)、高速緩存以及封裝方式等技術(shù)細(xì)節(jié)略有不同。以core桌面型號(hào)為例i7支持睿頻和超線程技術(shù)，有4個(gè)

CPU內(nèi)核，可同時(shí)執(zhí)行8個(gè)線程，緩存容量為8MBi5支持睿頻技術(shù)，不支持超線程技術(shù)，有4個(gè)CPU內(nèi)核，可同時(shí)執(zhí)行4個(gè)線程，緩存容量為6MBi3不支持睿頻技術(shù)，支持超線程技術(shù)，雙核4線程，4MB高速緩存i7的高性能版本有10個(gè)內(nèi)核，支持20個(gè)線程，高速緩沖的容量達(dá)到了25MB。10.2.2第六代Core微處理器的架構(gòu)24采用片上系統(tǒng)（SystemonChip，SOC）的設(shè)計(jì)思想，將微機(jī)系統(tǒng)的關(guān)鍵部件與CPU共同集成到了微處理器內(nèi)部Skylake架構(gòu)的總體框圖第六代

Core微處理器的組成部分254個(gè)CPU內(nèi)核共用的LLC（LastLevelCache，即L3Cache）集成的圖形處理單元（GraphicProcessorUnit，GPU）系統(tǒng)代理模塊（systemagent）各個(gè)組成部分通過環(huán)形的片上系統(tǒng)總線相連。GPU也可以通過環(huán)形總線訪問LLC，與CPU內(nèi)核共享L3Cache。系統(tǒng)代理模塊的作用相當(dāng)于傳統(tǒng)的北橋，模塊中集成了存儲(chǔ)器、顯示以及I/O設(shè)備的控制器系統(tǒng)代理模塊26系統(tǒng)代理模塊中集成的主要控制器雙通道DDR4內(nèi)存控制器PCI-Express控制器DMI（DirectMediaInterface，直接媒體接口）端口顯示輸出控制器eDRAM（embeddeddynamicrandomaccessmemory，嵌入式隨機(jī)動(dòng)態(tài)存儲(chǔ)器

）控制器音頻解碼器以及圖像信號(hào)處理器等第六代Core微處理器的CPU內(nèi)核27控制部件執(zhí)行部件前端單元28前端單元即為Core微處理器的控制部件采用加寬動(dòng)態(tài)執(zhí)行技術(shù)，分支預(yù)測單元指導(dǎo)指令預(yù)取單元進(jìn)行指令的預(yù)取和預(yù)譯碼，形成指令隊(duì)列重命名/微指令分配單元對(duì)待執(zhí)行的指令進(jìn)行分析排序，重新組合成適合底層RISC執(zhí)行單元的微指令序列，并送入亂序緩沖器亂序緩沖器可釋放多條并行指令送往并行執(zhí)行單元同時(shí)執(zhí)行。亂序執(zhí)行單元29亂序執(zhí)行單元包括8個(gè)執(zhí)行端口4個(gè)端口為存儲(chǔ)控制單元，控制L1數(shù)據(jù)Cache的數(shù)據(jù)存取操作4個(gè)端口為ALU單元

組成部分：4個(gè)64位的整數(shù)ALU2個(gè)128位的浮點(diǎn)ALU3個(gè)128位的向量執(zhí)行單元組成

負(fù)責(zé)整數(shù)、浮點(diǎn)數(shù)以及單指令多數(shù)據(jù)流擴(kuò)展（StreamingSIMDExtensions，SSE）指令的執(zhí)行。10.2.3第六代Core微處理器的技術(shù)特點(diǎn)301）64位多核微處理器，采用14nm的skylake微架構(gòu)有2/4個(gè)CPU內(nèi)核，三級(jí)高速緩存。每個(gè)CPU內(nèi)核具有L1和L2Cache，其中L1Cache由獨(dú)立的32KB指令Cache和32KB數(shù)據(jù)Cache組成，L2Cache的容量為256KB三級(jí)緩存LLC的容量為4-8MB，被所有CPU內(nèi)核及圖形處理單元（GPU）共享微處理器能夠訪問的最大內(nèi)存為64GB。10.2.3第六代Core微處理器的技術(shù)特點(diǎn)312）睿頻加速技術(shù)（TurboBoostTechnology）處理器應(yīng)對(duì)復(fù)雜應(yīng)用時(shí)，可自動(dòng)提高運(yùn)行主頻，提升運(yùn)行速度10%~20%，以保證多任務(wù)處理的流暢運(yùn)行當(dāng)進(jìn)行工作任務(wù)切換時(shí)，如果只有內(nèi)存和硬盤在進(jìn)行主要的工作，處理器會(huì)立刻處于節(jié)電狀態(tài)睿頻加速技術(shù)可以根據(jù)實(shí)際運(yùn)行的應(yīng)用程序的需求，動(dòng)態(tài)地增加處理器內(nèi)核的運(yùn)行頻率來提高處理器的運(yùn)行性能，同時(shí)保持處理器繼續(xù)運(yùn)行在處理器技術(shù)規(guī)范限定的功耗、電流、電壓和溫度范圍內(nèi)。10.2.3第六代Core微處理器的技術(shù)特點(diǎn)323）超線程技術(shù)（Hyper-ThreadingTechnology）利用特殊的硬件指令把一個(gè)CPU物理內(nèi)核模擬成兩個(gè)邏輯內(nèi)核，每個(gè)邏輯內(nèi)核可分別處理一個(gè)線程，進(jìn)行線程級(jí)并行操作，從而模擬雙內(nèi)核的效能，以減少CPU的閑置時(shí)間，提高CPU的運(yùn)行速度。超線程技術(shù)可以使單個(gè)CPU內(nèi)核同時(shí)進(jìn)行多線程任務(wù)的并行處理，提升了微處理器的性能超線程技術(shù)的使用除需要CPU的支持外，還需要主板芯片組、BIOS、操作系統(tǒng)以及應(yīng)用軟件等軟硬件技術(shù)的支持。10.2.3第六代Core微處理器的技術(shù)特點(diǎn)334）單指令多數(shù)據(jù)流（Single-instructionMultiple-data，SIMD）可在一條單獨(dú)的指令中對(duì)一組數(shù)據(jù)（又稱“數(shù)據(jù)向量”）分別執(zhí)行相同的操作，是一種數(shù)據(jù)級(jí)的并行技術(shù)。以加法指令為例單指令流單數(shù)據(jù)流（Single-instructionSingle-data，SISD）型CPU需要多次訪問內(nèi)存取操作數(shù)，完成加法運(yùn)算SIMD型CPU中，指令譯碼后，幾個(gè)執(zhí)行部件同時(shí)訪問主存，一次性獲得所有操作數(shù)進(jìn)行運(yùn)算SIMD技術(shù)特別適合于多媒體應(yīng)用等數(shù)據(jù)密集型運(yùn)算。10.2.3第六代Core微處理器的技術(shù)特點(diǎn)344）單指令多數(shù)據(jù)流（Single-instructionMultiple-data，SIMD）可在一條單獨(dú)的指令中對(duì)一組數(shù)據(jù)（又稱“數(shù)據(jù)向量”）分別執(zhí)行相同的操作，是一種數(shù)據(jù)級(jí)的并行技術(shù)。單指令流單數(shù)據(jù)流（Single-instructionSingle-data，SISD）型CPU需要多次訪問內(nèi)存取操作數(shù)，完成加法運(yùn)算SIMD型CPU中，指令譯碼后，幾個(gè)執(zhí)行部件同時(shí)訪問主存，一次性獲得所有操作數(shù)進(jìn)行運(yùn)算SIMD技術(shù)特別適合于多媒體應(yīng)用等數(shù)據(jù)密集型運(yùn)算。AVX2.0（AdvancedVectorExtensions，高級(jí)向量擴(kuò)展）指令集支持256位的向量計(jì)算，可以同時(shí)處理8個(gè)32位的浮點(diǎn)數(shù)或是一個(gè)256位的浮點(diǎn)數(shù)，支持3操作數(shù)和4操作數(shù)指令，增強(qiáng)了微處理器在視頻編碼/解碼、圖形處理以及游戲等多媒體應(yīng)用上的性能。10.2.3第六代Core微處理器的技術(shù)特點(diǎn)355）采用集成內(nèi)存控制器（IntegratedMemoryController），支持智能內(nèi)存訪問技術(shù)（SmartMemoryAccess）。內(nèi)存控制器（MemoryController）是計(jì)算機(jī)系統(tǒng)內(nèi)部控制內(nèi)存操作的重要部件，CPU通過內(nèi)存控制器與內(nèi)存進(jìn)行數(shù)據(jù)交換。內(nèi)存控制器決定了計(jì)算機(jī)系統(tǒng)所能使用的最大主存容量、主存的類型和速度，以及主存芯片的容量及位數(shù)等重要參數(shù)，即決定了主存儲(chǔ)器的性能，也影響到計(jì)算機(jī)系統(tǒng)的整體性能。集成內(nèi)存控制器使CPU與主存之間的數(shù)據(jù)交換過程無須經(jīng)過北橋，降低了數(shù)據(jù)延遲，提高了計(jì)算機(jī)系統(tǒng)的整體性能。集成內(nèi)存控制器可以與CPU同頻工作，能夠以更快的工作速度與主存儲(chǔ)器進(jìn)行數(shù)據(jù)交換。10.2.3第六代Core微處理器的技術(shù)特點(diǎn)36智能內(nèi)存訪問技術(shù)能夠預(yù)測系統(tǒng)的需要，從而提前載入或預(yù)取數(shù)據(jù)，提高了執(zhí)行程序的效率。主要包括內(nèi)存消歧（MemoryDisambiguation）和增強(qiáng)的預(yù)取器（AdvancedPrefetchers）。內(nèi)存消歧可以對(duì)內(nèi)存讀取順序做出分析，預(yù)測和裝載下一條指令所需要的數(shù)據(jù)，以減少處理器的等待時(shí)間，同時(shí)降低內(nèi)存讀取的延遲，而且它還可以偵測出指令沖突并重新讀取正確的指令及數(shù)據(jù)，并重新執(zhí)行指令，保證執(zhí)行結(jié)果不出錯(cuò)，大大提高了亂序處理的效率。指令預(yù)取器訪問主存，將需要的數(shù)據(jù)預(yù)先載入到緩存中。這兩個(gè)技術(shù)配合能夠最大化的使用總線帶寬，減少突發(fā)性的數(shù)據(jù)交換造成堵塞。10.2.3第六代Core微處理器的技術(shù)特點(diǎn)376）強(qiáng)化了集成圖形處理單元GPU的功能圖形處理單元（GraphicProcessorUnit，GPU）是計(jì)算機(jī)系統(tǒng)顯示處理部件（俗稱顯卡）的CPU，是專門為執(zhí)行圖形處理中復(fù)雜的數(shù)學(xué)和幾何計(jì)算而設(shè)計(jì)的。Core微處理器中集成的圖形處理單元被簡稱為核顯。Skylake的核顯可提供24~72個(gè)執(zhí)行單元，每個(gè)執(zhí)行單元最多可執(zhí)行7個(gè)線程，每個(gè)線程擁有128個(gè)通用寄存器，可執(zhí)行SIMD指令，支持16位、32位浮點(diǎn)數(shù)和整數(shù)運(yùn)算，以及64位浮點(diǎn)運(yùn)算。核顯與CPU核心工作在相同的頻率，核心內(nèi)部擁有采用三級(jí)緩存結(jié)構(gòu)，并與CPU核心共享L3Cache和片上eDRAM。10.3現(xiàn)代PC主板典型結(jié)構(gòu)3810.3現(xiàn)代PC主板典型結(jié)構(gòu)39主板（Motherboard）又稱主機(jī)板或系統(tǒng)板（Systemboard）是PC系統(tǒng)的核心組成部件，主板上安裝了構(gòu)成現(xiàn)代PC的一系列關(guān)鍵部件和設(shè)備，如CPU（或CPU插座）、主存、高速緩存、芯片組（Chipset）以及各種適配卡的擴(kuò)展插槽等。先進(jìn)的主板結(jié)構(gòu)及設(shè)計(jì)技術(shù)是提高PC系統(tǒng)整體性能的重要環(huán)節(jié)之一，本節(jié)簡要介紹現(xiàn)代PC主板以及主板上的重要部件—芯片組的典型結(jié)構(gòu)及具體實(shí)例。10.3.1芯片組及橋式芯片40芯片組是主板的核心組成部分，是除CPU外，微型計(jì)算機(jī)系統(tǒng)所必需的控制邏輯電路的組合，是控制CPU與周邊設(shè)備協(xié)調(diào)工作的核心。它是在傳統(tǒng)的微機(jī)接口芯片的基礎(chǔ)上，不斷完善和擴(kuò)充功能，提高集成度和可靠性，降低功耗而發(fā)展起來的。芯片組由一塊或幾塊超大規(guī)模集成電路芯片組成，它們在功能上是基本相同的，只是在芯片的集成形式上有所區(qū)別。在PentiumPC等PCI總線型的微型計(jì)算機(jī)中，芯片組由兩塊芯片組成，分別稱為北橋（NorthBridge）和南橋（SouthBridge）。北橋和南橋41北橋芯片也稱為系統(tǒng)控制器，負(fù)責(zé)管理微處理器、高速緩存、主存和PCI總線之間的信息傳送，具有對(duì)高速緩存和主存的控制功能。南橋芯片的主要作用是將PCI總線標(biāo)準(zhǔn)轉(zhuǎn)換成外設(shè)的其它接口標(biāo)準(zhǔn)。它具有對(duì)PCI總線的驅(qū)動(dòng)和管理功能，由此引出多個(gè)PCI插槽，提供網(wǎng)卡、調(diào)制解調(diào)器以及EIDE接口、USB接口等外設(shè)接口。它通過I/O控制芯片為軟盤、鍵盤、鼠標(biāo)、打印機(jī)等慢速設(shè)備提供接口。它還負(fù)責(zé)微機(jī)中的一些系統(tǒng)控制與管理功能，如中斷管理、DMA傳輸控制、系統(tǒng)的定時(shí)與計(jì)數(shù)等。北橋和南橋42隨著芯片集成度的進(jìn)一步發(fā)展，北橋芯片的作用被削弱，北橋芯片的功能被集成到CPU或南橋芯片的內(nèi)部。單芯片組微機(jī)主板的典型結(jié)構(gòu)：將內(nèi)存控制模塊和顯示控制模塊等集成到CPU內(nèi)部，把南橋和北橋的功能合一集成到單個(gè)芯片組中，用直接媒體接口（DirectMediaInterface，DMI）串行總線連接CPU芯片和芯片組10.3.2CorePC主板結(jié)構(gòu)43同一型號(hào)的CPU，生產(chǎn)廠商不同，主板的布局差異很大針對(duì)同一型號(hào)CPU的不同廠商生產(chǎn)的主板是相互兼容的用戶可以根據(jù)個(gè)人需求及主板的性能特點(diǎn)進(jìn)行選擇。主板上分布的器件可分為以下幾個(gè)部分：1）CPU及其相關(guān)部件所組成的系統(tǒng)；2）總線擴(kuò)展槽所組成的系統(tǒng)；3）存儲(chǔ)器系統(tǒng)；4）芯片組及其它芯片；5）跳線及各種輔助電路。IntelCorePC主板的布局44IntelCorePC主板的布局45主板上的主要器件：1）IntelLGA1151插座，支持第六代及第七代CoreCPU；2）100系列集成芯片組；3）4條雙通道DIMM內(nèi)存插槽，可支持最大64GB容量的DDR3/DDR4內(nèi)存。4）3條PCI-E

X1插槽和3條PCI-E

X16插槽，可用于擴(kuò)展顯卡；同時(shí)由PCI-E總線引出兩個(gè)超高速32Gb/s的M.2SSD插槽，可擴(kuò)展SSD固態(tài)硬盤。5）3個(gè)SATAExpress接口，可用于擴(kuò)展SATA串行硬盤以及SSD固態(tài)硬盤。此外，主板上還安裝有高速無線網(wǎng)卡、音頻芯片、功率放大芯片、BIOS芯片以及外置的輸入輸出接口等。10.3.3skylake平臺(tái)I/O組織結(jié)構(gòu)及芯片組46針對(duì)Skylake平臺(tái)的100系列芯片組，提供傳統(tǒng)的南橋功能，全稱為PlatformControllerHub，簡稱PCH，也稱作集成南橋。圖示為Skylake平臺(tái)的I/O組織結(jié)構(gòu)CPU直接對(duì)主存、顯卡及PCI-E接口進(jìn)行控制，并通過DMI3.0總線與芯片組及多種I/O設(shè)備相連。Z170PCH的功能模塊47IntelZ170PCH的封裝尺寸為23mm×23mm，具有FlexibleI/O功能，主板生產(chǎn)廠家可以靈活設(shè)置部分I/O接口的數(shù)量及功能。內(nèi)部的主要功能模塊有：1）電源管理模塊：對(duì)芯片組工作過程中所有與電源管理有關(guān)的事件進(jìn)行控制，如開機(jī)、睡眠等電源狀態(tài)的轉(zhuǎn)換，喚醒事件的配置、管理、響應(yīng)，統(tǒng)計(jì)及報(bào)告外圍設(shè)備的狀態(tài)等。2）高精度事件定時(shí)器（HPET）：為操作系統(tǒng)提供8個(gè)24MHz的精準(zhǔn)時(shí)鐘，每個(gè)時(shí)鐘都是一個(gè)獨(dú)立的加一計(jì)數(shù)器，計(jì)數(shù)滿后產(chǎn)生中斷。操作系統(tǒng)可以直接定義這些時(shí)鐘的功能，并在特定的應(yīng)用中使用這些時(shí)鐘。用戶可以在BIOS中設(shè)定HPET在存儲(chǔ)空間中的位置，設(shè)定完成后不可更改。Z170PCH的功能模塊483）熱量管理模塊：PCH片上集成了一個(gè)數(shù)字熱傳感器，提供熱量管理功能，包括：測量并報(bào)告PCH的溫度；允許通過BIOS設(shè)置冷、熱及危險(xiǎn)三個(gè)警報(bào)點(diǎn)，當(dāng)降溫及升溫過快時(shí)均可引起中斷，當(dāng)觸發(fā)危險(xiǎn)警報(bào)點(diǎn)時(shí)則自動(dòng)關(guān)閉電源。4）8254定時(shí)/計(jì)數(shù)器：PCH配置有8254定時(shí)/計(jì)數(shù)器，基準(zhǔn)時(shí)鐘為14.318MHz，其中定時(shí)/計(jì)數(shù)器0用作系統(tǒng)時(shí)鐘，定時(shí)/計(jì)數(shù)器1控制揚(yáng)聲器的音調(diào)。5）集成高清晰度音頻模塊：它是一個(gè)由控制器、數(shù)字信號(hào)處理器（DSP）、主存等組成的提供高性能音頻信號(hào)的平臺(tái)。控制器與主存組成基本音頻控制器，對(duì)主機(jī)軟件提供的原始音頻信號(hào)進(jìn)行增強(qiáng)并傳送到外部，再由DSP進(jìn)行編碼/解碼、消除噪音回聲等處理，以提供高質(zhì)量的音頻信號(hào)。Z170PCH的功能模塊496）實(shí)時(shí)時(shí)鐘（RTC）：PCH內(nèi)部含有一片MotorolaMC146818B實(shí)時(shí)時(shí)鐘，以及256字節(jié)電池供電RAM，用于保存系統(tǒng)時(shí)鐘以及系統(tǒng)設(shè)置信息，即使在斷電情況下，這些信息也不會(huì)丟失。RTC還提供兩個(gè)8字節(jié)的可鎖定存儲(chǔ)空間，以防止非法讀取密碼或其它安全信息。此外，RTC還可用于設(shè)置鬧鐘。7）嵌入式顯示端口：第六代Core計(jì)算機(jī)的顯示控制部分分為兩個(gè)部分，其中存儲(chǔ)器接口、數(shù)據(jù)傳送通道、數(shù)字顯示接口/端口部分在處理器中，而解碼編碼器和模擬接口/端口則在PCH上。PCH上還各集成了兩對(duì)半雙工的輔助通道用于鏈路管理及設(shè)備控制，兩對(duì)數(shù)字顯示通道（DDC）總線用于主板與顯示設(shè)備間的數(shù)據(jù)通信。兩對(duì)熱插拔檢測（Hot-PlugDetect）信號(hào)作為顯示端口（displayport）和高清晰度多媒體接口（HDMI）的中斷申請信號(hào)。Z170PCH的功能模塊508）串行外設(shè)接口（SPI）：SPI接口是一種同步串行外設(shè)接口，它可以使PCH與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。PCH的SPI接口提供3個(gè)片選端，可支持連接兩個(gè)閃存設(shè)備以及一個(gè)TPM（TrustedPlatformModule，可信賴平臺(tái)模塊）安全芯片。它與下述的eSPI和GSPI接口所提供的功能各不相同。9）增強(qiáng)型串行外設(shè)接口（eSPI）：PCH提供一個(gè)eSPI接口，支持嵌入式控制器（移動(dòng)平臺(tái)）或超級(jí)輸入/輸出（SIO）設(shè)備（桌面平臺(tái)）的連接，

10）通用串行外設(shè)接口（GSPI）：兩個(gè)GSPI接口用于連接SPI接口設(shè)備，每個(gè)接口包含4個(gè)引腳：片選端、時(shí)鐘端以及兩個(gè)數(shù)據(jù)端。Z170PCH的功能模塊5111）通用輸入輸出口（GeneralPurposeI/O，GPIO）：PCH的通用輸入輸出口分為若干組，可由主電源或深度睡眠電源供電，供電電源可設(shè)置為1.8V或3.3V。所以I/O口均可定義為輸入口或輸出口，大部分I/O可復(fù)用為其它功能。這些GPIO均可申請系統(tǒng)控制中斷（SCI）及輸入輸出高級(jí)可編程中斷（IOAPIC），只有部分指定端口可作為非屏蔽中斷源（NMI）和系統(tǒng)管理中斷源（SMI）。12）直接媒體接口（DMI）：PCH通過DMI接口與微處理器進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)傳輸速率為8GB/S。DMI的基本功能對(duì)軟件是透明的，因此早期的基于傳統(tǒng)總線編寫的軟件也可以在DMI總線上正常操作。Z170PCH的功能模塊5213）LPC（LowPinCount）總線接口：LPC是基于Intel標(biāo)準(zhǔn)的4位并行總線協(xié)議，是一種取代傳統(tǒng)ISA總線的接口規(guī)范，主要用于連接傳統(tǒng)的外圍設(shè)備，使系統(tǒng)能向下兼容，工作頻率為24MHz。14）串行Inter-IntegratedCircuit（I2C）接口：I2C是一種兩線制的串行數(shù)據(jù)傳輸總線標(biāo)準(zhǔn)。PCH提供4個(gè)I2C總線接口，用于連接各種支持I2C總線協(xié)議的外圍設(shè)備。15）低速系統(tǒng)管理總線（SMBus）接口：SMBus是由Intel提出的，應(yīng)用于移動(dòng)PC和桌面PC系統(tǒng)中的低速率串行通信協(xié)議，它是一種兩線制總線，大部分基于I2C總線協(xié)議，但在時(shí)序上有所區(qū)別，其時(shí)鐘頻率為10KHz~100KHz。Z170PCH的功能模塊5316）異步串行通信（UART）接口：PCH提供3個(gè)獨(dú)立的UART接口，每個(gè)接口均可工作在低速、全速以及高速3種工作模式，最高數(shù)據(jù)傳輸速率為6.25Mb