操作系統精髓與設計原理（第5版）課后習題答案第1章計算機系統概述1.1、圖1.3中的理想機器還有兩條I/O指令：0011=從I/O中載入AC0111=把AC保存到I/O中在這種情況下，12位地址標識一個特殊的外部設備。請給出以下程序的執行過程（按照圖1.4的格式）：1.從設備5中載入AC。2.加上存儲器單元940的內容。3.把AC保存到設備6中。假設從設備5中取到的下一個值為3940單元中的值為2。答案：存儲器（16進制內容）：300：3005；301：5940；302：7006步驟1：3005－>IR；步驟2：3－>AC步驟3：5940－>IR；步驟4：3＋2＝5－>AC步驟5：7006－>IR：步驟6：AC－>設備61.2、本章中用6步來描述圖1.4中的程序執行情況，請使用MAR和MBR擴充這個描述。答案：1.a.PC中包含第一條指令的地址300，該指令的內容被送入MAR中。b.地址為300的指令的內容（值為十六進制數1940）被送入MBR，并且PC增1。這兩個步驟是并行完成的。c.MBR中的值被送入指令寄存器IR中。2.a.指令寄存器IR中的地址部分（940）被送入MAR中。b.地址940中的值被送入MBR中。c.MBR中的值被送入AC中。3.a.PC中的值（301）被送入MAR中。b.地址為301的指令的內容（值為十六進制數5941）被送入MBR，并且PC增1。c.MBR中的值被送入指令寄存器IR中。4.a.指令寄存器IR中的地址部分（941）被送入MAR中。b.地址941中的值被送入MBR中。c.AC中以前的內容和地址為941的存儲單元中的內容相加，結果保存到AC中。5.a.PC中的值（302）被送入MAR中。b.地址為302的指令的內容（值為十六進制數2941）被送入MBR，并且PC增1。c.MBR中的值被送入指令寄存器IR中。6.a.指令寄存器IR中的地址部分（941）被送入MAR中。b.AC中的值被送入MBR中。c.MBR中的值被存儲到地址為941的存儲單元之中。1.4、假設有一個微處理器產生一個16位的地址（例如，假設程序計數器和地址寄存器都是16位）并且具有一個16位的數據總線。a.如果連接到一個16位存儲器上，處理器能夠直接訪問的最大存儲器地址空間為多少？b.如果連接到一個8位存儲器上，處理器能夠直接訪問的最大存儲器地址空間為多少？c.處理訪問一個獨立的I/O空間需要哪些結構特征？d.如果輸入指令和輸出指令可以表示8位I/O端口號，這個微處理器可以支持多少8位I/O端口？答案：對于(a)和(b)兩種情況，微處理器可以直接訪問的最大存儲器地址空間為216=64Kbytes；唯一的區別是8位存儲器每次訪問傳輸1個字節，而16位存儲器每次訪問可以傳輸一個字節或者一個16位的字。對于(c)情況，特殊的輸入和輸出指令是必要的，這些指令的執行體會產生特殊的“I/O信號”（有別于“存儲器信號”，這些信號由存儲器類型指令的執行體產生）；在最小狀態下，一個附加的輸出針腳將用來傳輸新的信號。對于(d)情況，它支持28=256個輸入和28=256個輸出字節端口和相同數目的16位I/O端口；在任一情況,一個輸入和一個輸出端口之間的區別是通過被執行的輸入輸出指令所產生的不同信號來定義的。1.5、考慮一個32位微處理器，它有一個16位外部數據總線，并由一個8MHz的輸入時鐘驅動。假設這個微處理器有一個總線周期，其最大持續時間等于4個輸入時鐘周期。請問該微處理器可以支持的最大數據傳送速度為多少？外部數據總線增加到21位，或者外部時鐘頻率加倍，哪種措施可以更好地提高處理器性能？請敘述你的設想并解釋原因。答案：時鐘周期＝1/（8MHZ）＝125ns總線周期＝4×125ns＝500ns每500ns傳輸2比特；因此傳輸速度＝4MB/s加倍頻率可能意味著采用了新的芯片制造技術（假設每個指令都有相同的時鐘周期數）；加倍外部數據總線，在芯片數據總線驅動/鎖存、總線控制邏輯的修改等方面手段廣泛（或許更新）。在第一種方案中，內存芯片的速度要提高一倍（大約），而不能降低微處理器的速度；第二種方案中，內存的字長必須加倍，以便能發送/接受32位數量。1.6、考慮一個計算機系統，它包含一個I/O模塊，用以控制一臺簡單的鍵盤/打印機電傳打字設備。CPU中包含下列寄存器，這些寄存器直接連接到系統總線上：INPR：輸入寄存器，8位OUTR：輸出寄存器，8位FGI：輸入標記，1位FGO：輸出標記，1位IEN：中斷允許，1位I/O模塊控制從打字機中輸入擊鍵，并輸出到打印機中去。打字機可以把一個字母數字符號編碼成一個8位字，也可以把一個8位字解碼成一個字母數字符號。當8位字從打字機進入輸入寄存器時，輸入標記被置位；當打印一個字時，輸出標記被置位。a.描述CPU如何使用這4個寄存器實現與打字機間的輸入/輸出。b.描述通過使用IEN，如何提高執行效率？答案：a.來源于打字機的輸入儲存在INPR中。只有當FGI＝0時，INPR才會接收來自打字機的數據。當數據接收后，被儲存在INPR里面，同時FGI置為1。CPU定期檢查FGI。如果FGI＝1，CPU將把INPR里面的內容傳送至AC，并把FGI置為0。當CPU需要傳送數據到打字機時，它會檢查FGO。如果FGO＝0，CPU處于等待。如果FGO＝1，CPU將把AC的內容傳送至OUTER并把FGO置為0。當數字符號打印后，打字機將把FGI置為1。b.（A）描述的過程非常浪費。速度遠高于打字機的CPU必須反復不斷的檢查FGI和FGO。如果中斷被使用，當打字機準備接收或者發送數據時，可以向CPU發出一個中斷請求。IEN計數器可以由CPU設置（在程序員的控制下）。1.7、實際上在所有包括DMA模塊的系統中，DMA訪問主存儲器的優先級總是高于處理器訪問主存儲器的優先級。這是為什么?答案：如果一個處理器在嘗試著讀或者寫存儲器時被掛起,通常除了一點輕微的時間損耗之外沒有任何危害。但是，DMA可能從或者向設備(例如磁盤或磁帶)以數據流的方式接收或者傳輸數據并且這是不能被打斷的。否則，如果DMA設備被掛起（拒絕繼續訪問主存），數據可能會丟失。1.9、一臺計算機包括一個CPU和一臺I/O設備D，通過一條共享總線連接到主存儲器M，數據總線的寬度為1個字。CPU每秒最多可執行106條指令，平均每條指令需要5個機器周期，其中3個周期需要使用存儲器總線。存儲器讀/寫操作使用1個機器周期。假設CPU正在連續不斷地執行后臺程序，并且需要保證95%的指令執行速度，但沒有任何I/O指令。假設1個處理器周期等于1個總線周期，現在要在M和D之間傳送大塊數據。a.若使用程序控制I/O，I/O每傳送1個字需要CPU執行兩條指令。請估計通過D的I/O數據傳送的最大可能速度。b.如果使用DMA傳送，請估計傳送速度。答案：a.處理器只能分配5％的時間給I/O.所以最大的I/O指令傳送速度是10e6×0.05＝50000條指令/秒。因此I/O的傳送速率是25000字/秒。b.使用DMA控制時，可用的機器周期下的數量是10e6（0.05×5＋0.95×2）＝2.15×10e6如果我們假設DMA模塊可以使用所有這些周期，并且忽略任何設置和狀態檢查時間，那么這個值就是最大的I/O傳輸速率。1.10、考慮以下代碼：for(i=0；i<20；i++)for(j=0；j<10；j++)a[i]=a[i]*ja.請舉例說明代碼中的空間局部性。b.請舉例說明代碼中的時間局部性。答案：a.讀取第二條指令是緊跟著讀取第一條指令的。b.在很短的間歇時間內，a[i]在循環內部被訪問了十次。1.11、請將附錄1A中的式（1.1）和式（1.2）推廣到n級存儲器層次中。答案：定義：Ci=存儲器層次i上每一位的存儲單元平均花銷Si=存儲器層次i的規模大小Ti=存儲器層次i上訪問一個字所需時間Hi=一個字在不高于層次i的存儲器上的概率Bi=把一個數據塊從層次i+1的存儲器上傳輸到層次i的存儲器上所需時間高速緩沖存儲器作為是存儲器層次1；主存為存儲器層次2；針對所有的N層存儲器層以此類推。有：11niiiSniiCSCS===∑∑Ts的引用更復雜，我們從概率論入手：所期望的值1Pr[1]nixix===∑，由此我們可以寫出：1nsiiiTTH==∑我們需要清楚如果一個字在M1（緩存）中，那