數字電子鐘的制作目錄學習目標工作任務知識鏈接知識小結1.能借助資料讀懂集成電路的型號,明確各引腳功能。2.會識別并測試常用集成計數器。3.能用集成計數器產品設計任意進制計數器。4.能完成數字電子鐘的設計、安裝與調試。了解計數器的基本概念;掌握二進制計數器和十進制計數器常用集成產品的功能及其應用;掌握任意進制計數器的設計方法;掌握數字電子鐘的電路組成與工作原理。學習目標知識目標能力目標素質目標1.培養制訂、實施工作計劃,交接工作及流程確認能力。2.培養創新意識及自我學習能力。工作任務11.實訓目標

（1）熟悉數字電子鐘的結構及各部分的工作原理。（2）掌握數字電子鐘電路的設計、制作方法。（3）熟悉中規模集成電路和顯示器件的使用方法。（4）用中小規模集成電路設計一臺能顯示時、分、秒的數字電子鐘。（1）各小組制訂工作計劃。（2）完成數字電子鐘的邏輯電路設計。（3）繪制原理圖、產品裝配圖。（4）完成數字電子鐘電路所需元器件的購買與檢測。（5）根據原理圖設計數字電子鐘PCB。（6）完成數字電子鐘裝配、功能檢測和故障排除。（7）通過小組討論完成電路的詳細分析并撰寫任務工單。2.任務要求3.安裝與調試

按照如圖13.2所示的數字電子鐘電路原理圖,參考如圖13.3所示的數字電子鐘安裝圖、如圖13.4所示的數字電子鐘PCB和如圖13.5所示的數字電子鐘元件布局圖進行設計安裝,用常規工藝安裝好電路。檢查確認電路安裝無誤后,接通電源。4.評價反饋

評分表(與項目1任務工單的評分表一樣)。工作任務21.實訓目標

（1）熟悉中規模集成計數器的邏輯功能及使用方法。（2）熟悉中規模集成譯碼器及數字顯示器件的邏輯功能。（3）掌握集成計數器邏輯功能測試。（4）掌握任意進制計數器的設計方法及功能測試。（5）掌握計數、譯碼、顯示電路綜合應用的方法。（1）各小組制訂工作計劃。（2）識別中規模集成計數器的功能,引腳分布。（3）完成74LS161集成計數器的邏輯功能測試。（4）完成用74LS161構成五進制計數器的電路設計及功能測試。（5）完成用74LS161構成七進制計數器的電路設計及功能測試。（6）完成計數、譯碼和顯示電路的測試。（7）通過小組討論完成電路的詳細分析并撰寫任務工單。2.任務要求3.評價反饋

評分表(與項目1任務工單的評分表一樣)。在數字系統中,經常需要對脈沖的個數進行計數,能實現計數功能的電路稱為計數器。計數器的類型較多,都是由具有記憶功能的觸發器作為基本計數單元組成的,各觸發器的連接方式不一樣,就構成了各種不同類型的計數器。計數器按步長分為二進制、十進制和N進制計數器;按計數增減趨勢分為加計數、減計數和可加可減的可逆計數器,一般所說的計數器均指加計數器;按計數器中各觸發器的翻轉是否同步,可分為同步計數器和異步計數器;按內部器件分為TTL計數器和CMOS計數器等。13.1計數器及其應用知識鏈接二進制計數器就是按二進制計數進位規律進行計數的計數器。13.1.1二進制計數器由n個觸發器組成的的二進制計數器稱為n位二進制計數器M稱為計數器的模或計數容量：最大所能計數的值M=2n若n=1，2，3…，則M=2，4，8，16…，相應的計數器稱為1位二進制計數器、2位二進制計數器、3位二進制計數器……Q0Q1Q2計數器狀態計數順序000811170116101500141103010210010000二進制加法計數器

計數規律舉例二進制減法計數器

計數規律舉例Q0Q1Q2計數狀態計數順序000810070106110500141013011211110000“000–1”不夠減，需向相鄰高位借“1”，借“1”后作運算“1000–1=111”。1．工作原理2．集成二進制計數器芯片介紹

圖13.1374LS161引腳排列圖

圖13.1474LS161功能簡圖

1．工作原理用二進制表示十進制數的方法，稱為二-十進制編碼，簡稱BCD碼。8421碼十進制加法計數器計數規律Q0Q1Q2Q3計數器狀態計數順序1001900018111070110610105001041100301002100010000100000013.1.2十進制計數器

圖13.15十進制計數器狀態轉換圖2．集成十進制計數器芯片介紹CD4518內含兩個功能完全相同的十進制計數器。每個計數器，均有兩時鐘輸入端CP和EN。時鐘上升沿觸發，CP輸入，EN置高電平；時鐘下降沿觸發，EN輸入，CP置低電平。CR——清零端，高電平有效主要特點：時鐘觸發可用上升沿，也可用下降沿（1）同步十進制加法計數器CD4518（2）雙十進制計數器74LS39074LS390具有下降沿觸發、異步清零、二進制、五進制、十進制計數等功能74LS390是雙十進制計數器，管腳排列如圖所示，內部的每個十進制計數器都由一個二進制計數器和一個五進制計數器構成。在集成計數器產品中,只有二進制計數器和十進制計數器兩大系列,但在實際應用中,常要用其他進制計數器,如七進制計數器、十二進制計數器、二十四進制計數器、六十進制計數器等。一般將二進制和十進制以外的進制統稱為任意進制。要實現任意進制計數器,必須選擇使用一些集成二進制或十進制計數器的芯片。設已有中規模集成計數器的模為M,而需要得到一個N進制計數器。通常有小容量法(N<M)和大容量法(N>M)兩種。利用MSI計數器芯片外部不同方式的連接或片間組合,可以很方便地構成N進制計數器。下面分別討論在這兩種情況下構成任意進制計數器的方法。13.1.3實現N進制計數器的方法

1.N<M的情況采用反饋歸零或反饋置數法來實現所需的任意進制計數。實現N進制計數,所選用的集成計數器的模必須大于N。例13.1試用74LS161構成十二進制計數器。解:利用74LS161的異步清零端CR,強行中止其計數趨勢,若設初態為0,則在前11個計數脈沖作用下,計數器按4位二進制規律正常計數,而當第12個計數脈沖到來后,計數器狀態為1100,此時與非門使CR=0,借助異步清零功能,使計數器輸出變為0000,從而實現十二進制計數,其狀態轉換圖如圖13.18所示。電路連接方式如圖13.19所示。在此電路工作中,1100狀態會瞬間出現,但并不屬于計數器的有效狀態。圖13.18十二進制計數器狀態轉換圖

圖13.1974LS161構成十二進制計數器

2.N>M的情況這時必須用多個M進制計數器組合起來,才能構成N進制計數器。例13.2用兩塊74LS161級聯成256進制同步加法計數器,如圖13.20所示。解:第一塊的工作狀態控制端EP和ET恒為1,使計數器始終處在計數工作狀態。以第一塊的進位輸出CO為第二塊的EP或ET輸入,每當第一塊計數到15(1111)時,CO變為1,下個脈沖信號到達時第二塊為計數工作狀態,計入1,而第一塊重復計數到0(0000),它的CO端回到低電平,第二塊保持原狀態不變。電路能實現從00000000到11111111的256進制計數。圖13.2074LS161構成256進制計數器

例13.3用兩塊74LS161級聯成五十進制計數器,如圖13.21所示。

解:第一塊的工作狀態控制端EP和ET恒為1,使計數器始終處在計數工作狀態。以第一塊的進位輸出CO為第二塊的EP或ET輸入,當第一塊計數到15(1111)時,CO變為1,下個脈沖信號到達時第二塊為計數工作狀態,計入1,而第一塊計數到0(0000),它的CO端回到低電平,第二塊保持原狀態不變。因為十進制數50對應的二進制數為00110010,所以當第二塊計數到3(0011),第一塊計數到2(0010)時,通過與非門控制第一塊和第二塊同時清零,從而實現從00000000到00110001的五十進制計數。在此電路工作中,00110010狀態會瞬間出現,但并不屬于計數器的有效狀態。圖13.2174LS161構成五十進制計數器

例13.4試用一塊雙BCD同步十進制加法計數器CD4518構成二十四進制計數器。解:CD4518內含兩個功能完全相同的十進制計數器。每當個位計數器計數到9(1001)時,下個CP脈沖信號到達,即個位計數器計數到0(0000)時,十位計數器的2EN端獲得一個脈沖下降沿,使十位計數器處于計數工作狀態,計入1。當十位計數器計數到2(0010),個位計數器計數到4(0100)時,通過與門控制十位計數器和個位計數器同時清零,從而實現二十四進制計數,如圖13.22所示。圖13.22CD4518構成二十四進制計數器

例13.5試用一塊雙BCD同步十進制加法計數器CD4518構成六十進制計數器,如圖13.23所示。解:CD4518內含兩個功能完全相同的十進制計數器。每當個位計數器計數到9(1001)時,下個CP脈沖信號到達,即個位計數器計數到0(0000)時,十位計數器的2EN端獲得一個脈沖下降沿,使十位計數器處于計數工作狀態,計入1。當十位計數器計數到6(0110)時,通過與門控制十位計數器清零,從而實現六十進制計數。圖13.23CD4518構成六十進制計數器

例13.6試用一塊雙十進制計數器74LS390構成六十進制計數器,如下圖所示。解:(1)先將圖中1Q0連接1CPB,2Q0連接2CPB,使74LS390接成十進制計數器。(2)1Q3連接2CPA,每當個位計數器計數到9(1001)時,下個脈沖信號到達,即個位計數器計數到0(0000)時,十位計數器的2CPA端獲得一個脈沖下降沿,使十位計數器處于計數工作狀態,計入1。當十位計數器計數到6(0110)時,通過與門控制十位計數器清零,從而實現六十進制計數。數字電子鐘是采用數字電路對“時”“分”“秒”數字顯示的計時裝置。與傳統的機械鐘相比,它具有走時準確、顯示直觀、無機械傳動等優點,廣泛應用于電子手表和車站、碼頭、機場等公共場所的大型電子鐘。13.2數字電子鐘的電路組成與工作原理知識鏈接秒脈沖發生器“秒”、“分”、“時”計數器譯碼顯示器校時電路報時電路返回13.2.1電路組成1.秒脈沖發生電路秒脈沖發生電路產生頻率為1Hz的時間基準信號。數字電子鐘大多采用32768(215)Hz石英晶體振蕩器,經過十五級二分頻,獲得1Hz的秒脈沖,秒脈沖信號發生電路如圖所示。該電路主要應用CD4060。CD4060是十四級二進制計數器/分頻器/振蕩器,它與外接電阻、電容、石英晶體共同組成215=32768Hz振蕩器,并進行十四級二分頻,外加一級D觸發器(74LS74)二分頻,輸出1Hz的秒時基信號。

13.2.2電路工作原理圖13.27CD4060的引腳排列圖圖13.28CD4060的內部邏輯框圖

2.計數器電路“秒”“分”“時”計數器電路均采用雙BCD同步加法計數器CD4518,如圖13.29所示的“秒”“分”計數器是六十進制計數器,為便于應用8421BCD碼顯示譯碼器工作,“秒”“分”個位采用十進制計數器,十位采用六進制計數器。“時”計數器是二十四進制計數器,如圖13.30所示。圖13.29“秒”“分”計數器

圖13.30“時”計數器

3.譯碼和顯示電路“時”“分”“秒”的譯碼和顯示電路完全相同,均使用七段顯示譯碼器74LS248直接驅動發光數碼管LC5011-11。圖13.31所示為秒位譯碼器顯示電路。74LS248和LC5011-11的引腳排列圖如圖13.32所示。圖13.31秒位譯碼器顯示電路

圖13.3274LS248和LC5011-11的引腳排列圖

4.校時電路校時電路如圖13.33所示。“秒”校時采用等待時法。正常工作時,將開關S1撥向VDD位置,不影響與門G1傳送秒計數信號。進行校對時,將S1撥向接地位置,封閉與門G1,暫停秒計時。標準時間一到,立即將S1撥回VDD位置,開放與門G1。“分”和“時”校時采用加速校時法。正常工作時,S2或S3接地,封閉與門G3或G5,不影響或門G2或G4傳送秒、分進位計數脈沖。進行校對時,將S2、S3撥向VDD位置,秒脈沖通過G2、G3門或G4、G5門直接引入“分”“時”計數器,讓“分”“時”計數器以秒節奏快速計數。待標準分、時一到,立即將S2、S3撥回接地位置,封鎖秒脈沖信號,開放或門G4、G2對秒、分進位計數脈沖的傳送圖13.33校時電路

5.整點報時電路整點報時電路如圖13.34所示,包括控制和音響兩部分。當“分”“秒”計數器計到59分51秒時,自動驅動音響電路發出5次持續1秒的鳴叫,前4次音調低,第5次音調高。最后一次鳴叫結束,計數器正好為整點(00分00秒)。圖13.34整點報時電路

（1）控制電路當分、秒計數器計到59分51秒QD4QC4QB4QA4=0101QD3QC3QB3QA3=1001QD2QC2QB2QA2=0101QD1