【MOOC】VLSI設計基礎（數字集成電路設計基礎）-東南大學 中國大學慕課MOOC答案_第1頁
【MOOC】VLSI設計基礎（數字集成電路設計基礎）-東南大學 中國大學慕課MOOC答案_第2頁
【MOOC】VLSI設計基礎（數字集成電路設計基礎）-東南大學 中國大學慕課MOOC答案_第3頁
免費預覽已結束，剩余3頁可下載查看

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

【MOOC】VLSI設計基礎（數字集成電路設計基礎）-東南大學中國大學慕課MOOC答案第二章單元作業第二章測試1、【單選題】下面哪個圖是增強型NMOS轉移特性曲線本題答案：【】2、【單選題】以下哪個條件是線性區的條件本題答案：【】3、【判斷題】MOS晶體管的電學本質：電壓控制電流源本題答案：【正確】4、【判斷題】MOS器件的最高工作頻率與其溝道長度的平方成正比，增大溝道長度L可有效地提高工作頻率。本題答案：【錯誤】第二章單元測試21、【單選題】MOS管的小信號輸出電阻是由MOS管的____效應產生的。本題答案：【溝道長度調制】2、【單選題】MOS管一旦出現_____現象，此時的MOS管將進入飽和區。本題答案：【夾斷】3、【單選題】以下哪些為MOS管相關的二階效應：①短溝道效應；②窄溝道效應；③漏致勢壘降低效應；④閉鎖效應；⑤熱載流子效應本題答案：【①②③④⑤⑥】4、【單選題】當晶體管的W值較小時，受窄溝道效應的影響，晶體管的閾值電壓本題答案：【升高】5、【單選題】隨著MOS器件尺寸的縮小，源端和反向偏置的漏端結的耗盡區對器件的影響變得重要。由于在柵下的一部分區域已被耗盡，導致器件的閾值電壓本題答案：【降低】6、【單選題】我們希望柵源電壓一旦下降至閾值電壓以下時電流應當下降得盡可能，即斜率系數S的值越。本題答案：【快；小】7、【單選題】下面關于MOSFET電容不正確的是：本題答案：【結電容是由正向偏置的源-體和漏-體之間的pn結引起的。】8、【單選題】短溝道器件的閾值電壓往往會隨時間漂移，這是由于熱載流子效應，一般這個效應使NMOS器件的閾值電壓，使PMOS器件的閾值電壓。本題答案：【升高；降低】9、【單選題】下面有關MOS晶體管閾值電壓的說法不正確的是：本題答案：【隨著柵電壓的不斷提高，耗盡區寬度將逐漸增大。】第三章測試1、【單選題】下圖對應的邏輯表達式是本題答案：【】2、【單選題】下圖等效寬長比為2:1，求ABCD四個PMOS和NMOS管的寬長比本題答案：【4,8,8,42,2,2,1】3、【單選題】寫出圖中所示電路的邏輯表達式本題答案：【F=；】4、【判斷題】對于下圖所示電路，逐級加大晶體管尺寸，降低了起主要作用的電阻，同時使得電容的增加保持在一定的范圍內本題答案：【正確】

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論