源同步模式如DDR源同步模式如DDRFlightFlightDriverReceiverDriverReceiver第一個時鐘邊沿有效到數據到達RECEIVER第一個時鐘邊沿有效到數據到達RECEIVER接收時鐘CLKA接收時鐘CLKATCLKA_DELAY_MIN-TDATA_DELAY_MAX-Tsetup-TCLKA_DELAY_MIN-TDATA_DELAY_MAX-Tsetup-展開并考慮時鐘的抖動Tjitter-Tflt_DATA_SETTLE_DELAY_MAX-展開并考慮時鐘的抖動Tjitter-Tflt_DATA_SETTLE_DELAY_MAX-2.(TCO_CLKA_MIN-為時鐘芯片CLOCKBUFFER輸出時鐘CLKA、CLKB之間的最大(Tflt_CLKA_MIN-CLOCKBUFFER2.(TCO_CLKA_MIN-為時鐘芯片CLOCKBUFFER輸出時鐘CLKA、CLKB之間的最大(Tflt_CLKA_MIN-CLOCKBUFFER芯片輸出的兩個時鐘CLKA、CLKB分別到達接收端要求數據的建立時間Tsetup、保持時間Tjitter主要指由于時鐘驅動器中鎖相環不穩定Tskew是指時鐘傳輸到不同的器件時由于信號所Tmargin是留給串擾以及其它難以預料因素的時接收端要求數據的建立時間Tsetup、保持時間Tjitter主要指由于時鐘驅動器中鎖相環不穩定Tskew是指時鐘傳輸到不同的器件時由于信號所Tmargin是留給串擾以及其它難以預料因素的時3.TCO_DATA是指在一定的測試負載和測試條件下，從時鐘時、緩沖器OUTPUTBUFFER特性、輸出負載情況都有直接根據器件的工作溫度和電壓，器件廠商一般給出兩個時間，即Tco的最大值Tc3.TCO_DATA是指在一定的測試負載和測試條件下，從時鐘時、緩沖器OUTPUTBUFFER特性、輸出負載情況都有直接根據器件的工作溫度和電壓，器件廠商一般給出兩個時間，即Tco的最大值Tcomax和最小時間Tcomin。一般對應著器件工作于最高溫度、所加電壓最小；Tcomin一般對應著器件工作于最低溫度、所加電壓最大4.4.TDATA_DELAY_MIN--Thold-TDATA_DELAY_MIN--Thold-(TCO_CLKB_MIN-Thold--(TCO_CLKB_MIN-Thold--第一個括號內的部分仍然是時鐘芯片CLOCKBUFFER達RECEIVER和DRIVER第一個括號內的部分仍然是時鐘芯片CLOCKBUFFER達RECEIVER和DRIVERLimitingFactorsforCommonBusCommonclockdesignistypicallybusspeeds<=100Design TimingLimitingFactorsforCommonBusCommonclockdesignistypicallybusspeeds<=100Design TimingBusLength 2ns/footDevicedelay(Tco) ~2-3nsReceiversetup/hold ~1-2nsDifferencesindevice ~1nsspeed(fast,slow)它并不象公共時鐘同步那樣采用獨立的時鐘源。在源同步數據收發中，數據首先發向接收端，經稍短時間它并不象公共時鐘同步那樣采用獨立的時鐘源。在源同步數據收發中，數據首先發向接收端，經稍短時間CPUtoSDRAMCPUtoSDRAMCPUtoSDRAMCPUtoSDRAMCPUtoSDRAMTcomax+Tflightmax+Tsetup+Tskew+Tjitter+Tmargin<+Tclk-CPUtoSDRAMTcomax+Tflightmax+Tsetup+Tskew+Tjitter+Tmargin<+Tclk-Tcomin+Tflightmin-Tskew-Tmargin>Thold+Tclk-Tflightmax-Tclk-ft<Tcycle-Tcomax-Tsetup-Tskew-Tjitter-TmarginTflightmin-Tclk-ft>Thold-Tcomin+Tskew+TmarginTcomax，TcominSDRAMtoCPUSDRAMtoCPUSDRAMtoCPU SDRAMtoCPU SDRAMtoCPUTcomax+Tflightmax+Tsetup+Tskew+Tjitter+Tmargin<-Tclk-ftSDRAMtoCPUTcomax+Tflightmax+Tsetup+Tskew+Tjitter+Tmargin<-Tclk-ftTcomin+Tflightmin-Tskew-Tmargin>Thold-Tclk-ftTflightmax+Tclk-ft<