1．將二進制數化為等值的十進制和十六進制：(1100101)2=( 101 )10=( 65 )162．寫出下列二進制數的原碼和補碼： (-1011)2=( 11011 )原=( 10101 )補3．輸出低電平有效的3線–8線譯碼器的輸入為110時,其8個輸出端的電平依次為10111111。4．寫出J、K觸發器的特性方程：；5.TTL集電極開路門必須外接__上拉電阻______才能正常工作。1．余3碼10001000對應的8421碼為（A）。A．01010101B.10000101C.10111011D.111010112.使邏輯函數為0的邏輯變量組合為(D)A.ABC=000B.ABC=010C.ABC=011D.ABC=1103．標準或-與式是由（C）構成的邏輯表達式。A．與項相或B.最小項相或C.最大項相與D.或項相與4.由或非門構成的基本R、Ｓ觸發器，則其輸入端R、S應滿足的約束條件為（B）。Ａ.R+S=０Ｂ.RS=０Ｃ.R+S=１Ｄ.RS=１5．一個8選一數據選擇器的地址輸入端有（C）個。A.1B.2C.3 D.86．RAM的地址線為16條，字長為32，則此RAM的容量為（D）。A．16×32位B.16K×32位C.32K×32位D.64K×32位7．要使JK觸發器在時鐘作用下的次態與現態相反，JK端取值應為（D）。A．JK=00B.JK=01C.JK=10D.JK=118.用８個觸發器可以記憶（D）種不同狀態．A．8B．16C．128D．2569.多諧振蕩器可以產生下列哪種波形(B)A.正弦波B.矩形脈沖C.三角波 D.鋸齒波10．輸出在每個時鐘周期翻轉一次的觸發器是（A）。A.T′觸發器B.T觸發器C.D觸發器D.JK觸發器11.對于CMOS的與非門，若其一個輸入端不用時，最好應該如何處理？（C）A.接地B.懸空C.通過電阻接電源 D.以上都可12.當TTL與非門的輸入端懸空時相當于輸入為(B)A.邏輯0B.邏輯1C.不確定 D.0.5V13.在下列電路中,只有(C)屬于組合邏輯電路.A.觸發器B.計數器C.數據選擇器D.寄存器.14.數碼管的每個顯示線段是由(B)構成的.A.燈絲B.發光二極管C.發光三極管D.熔絲.15．邏輯函數F=A⊕B和G=A⊙B滿足關系（A）。A.F=G′B.F=G′+1C.F′=G′D.F=G16．下列四種類型的邏輯門中，可以用（D）實現三種基本運算。A.與門B.或門C.非門D.與非門17．邏輯函數F(A,B,C)=∑m(1,2,3,6);G(A,B,C)=∑m(0,2,3,4,5,7)則F和G相“與”的結果是（A）。A．m2+m3B．1C．A′+BD．A+B18.某移位寄存器的時鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數左移4位，完成該操作需要（B）時間。A.10μsB.40μsC.100μs D.400ms19．將D觸發器改造成T觸發器，圖1所示電路中的虛線框內應是（D）。A.或非門B.與非門C.異或門D.同或門20．8位DAC轉換器，設轉換系數k=0.05,數字01000001轉換后的電壓值為（B）V。Ａ.0.05B.3.25C.6.45D.0.41.(93.75)10=(5D.C)162.寫出函數F=A+(BC′+((CD)′)′的反函數F′=A′C′+(AD)′。4.對共陽接法的發光二極管數碼顯示器，應采用__低_____電平驅動的七段顯示譯碼器。5．輸出低電平有效的二–十進制譯碼器的輸入為0110時,其輸出端的電平為1110111111。7.一個時序電路，在時鐘作用下,狀態變化是000-010-011-001-101-110-010-011-001-101-110-010-011….，作為計數器，為_5______進制計數器,還有___2___個偏離狀態。8.A/D轉換過程是通過取樣、保持、_量化_______、編碼四個步驟完成的。9.在256×4位RAM中，每個地址有__4_____個存儲單元。1．只有當決定一件事的幾個條件全部不具備時，這件事才不會發生，這種邏輯關系為(C)。A.與B.與非C.或D.或非2．與函數相等的表達式為（C）。A．B．C．D．3．扇出系數是指邏輯門電路(C)。輸入電壓與輸入電壓之間的關系數輸出電壓與輸入電流之間的關系數C.輸出端帶同類門的個數D.輸入端數4．TTL與非門多余端的處理,不能將它們(D)。A.與有用輸入端連在一起B.懸空C.接正電源D.接地5．一個8選一數據選擇器的地址輸入端有（C）個。A.1B.2C.3 D.86．為實現將JK觸發器轉換為D觸發器，應使（A）。A.J=D，K=D′B.K=D，J=D′C.J=K=DD.J=K=D′7．同步時序電路和異步時序電路的差異在于后者(B)A.沒有觸發器 B.沒有統一的時鐘脈沖控制C.沒有穩定狀態 D.輸出只與內部狀態有關8．四級移位寄存器,現態為0111，經右移一位后其次態為（A）。A.0011或者1011B.1111或者1110C.1011或者1110D.0011或者11119．為把50HZ正弦波變換成周期性矩形波,應選用(A)。A.施密特觸發器B.單穩態觸發器C.多諧振蕩器D.譯碼器10．要構成容量為1K×8的RAM，需要（A）片容量為256×4的RAM。A.8B.4C.64 D.321．如果采用二進制代碼為200份文件順序編碼，最少需用8位。2．和二進制數（1010.01）2等值的十進制數為10.25。3．二進制數（+0000110）2的原碼為00000110、反碼為00000110補碼為00000110。4．邏輯函數式A⊕0的值為A。5．邏輯函數式Y=A′BC′+AC′+B′C的最小項之和的形式為A′B′C+A′BC′+AB′C′+AB′C+ABC′。6.組合邏輯電路的特點是任何時刻的輸出只由當時的輸入決定，與電路的其它狀態無關。7．若存儲器的容量為512K×8位，則地址代碼應取19位。8．D/A轉換器的主要技術指標是轉換精度和轉換速度。1．邏輯代數中的三種基本運算指（C）。(a)加、減運算(b)乘、除運算(c)與、或、非運算(d)優先級運算2．若兩個邏輯式相等，則它們的對偶式（D）。(a)不一定相等(b)可能為0(c)可能為1(d)一定相等3.正邏輯的高電平表示為（B）。(a)0(b)1(c)原變量(d)反變量4．三態門電路的輸出可以為高電平、低電平及（C）。(a)0(b)1(c)高阻態(d)導通狀態5．隨著計數脈沖的不斷輸入而作遞增計數的計數器稱為（A）。(a)加法計數器(b)減法計數器(c)可逆計數器(d)加/減計數器填空題（每空1分，共20分）：1．尋址容量為2K×8的RAM需要11根地址線。2．（-42）10的反碼為11010101；（+42）10的補碼為00101010。（用8位二進制表示）3．圖（1）為8線-3線優先編碼器，優先權最高的是，當同時輸入、時，輸出=100。4．一個8位D/A轉換器的最小輸出電壓增量為0.02V，當輸入代碼為10000111時，輸出電壓為2.7V。5．Y=：在B=C=1條件下，可能存在0型冒險。6．（84）10=（1010100）2=（54）16=（10000100）8421BCD碼7．A⊕1=A’；A⊕0=A。8．對n個變量來說，最小項共有2^N個；所有的最小項之和恒為1。9．用TTL門電路驅動CMOS門電路必須考慮電壓是否匹配問題。10．已知施密特觸發器的電壓傳輸特性曲線如圖（2）所示：圖（1）圖（2）則該施密特觸發器的UT+=7V、UT-=3V、ΔUT=4V；是同相（同相還是反相）施密特觸發器。二、判斷題（對的打√，錯的打×；每小題1分，共10分）：（0）1、對于或門、或非門電路不用的輸入端都可以通過一個電阻接地。（1）2、轉換精度和轉換速度是衡量ADC和DAC性能優劣的主要標志。（0）3、把一個5進制計數器與一個10進制計數器級聯可得到15進制計數器。（1）4、優先編碼器只對同時輸入的信號中的優先級別最高的一個信號編碼。（0）5、若逐次逼近型ADC的輸出為8位，設時鐘脈沖頻率為1MHz，則完成一次轉換操作需要8us。（1）6、施密特觸發器的回差越大，電路的抗干擾能力超強，但電路的觸發靈敏度將越低。（0）7、數值比較器、寄存器都是組合邏輯電路。（0）8、若TTL門電路和CMOS門電路的電源電壓都為5V，則它們的輸出電壓幅度也相等。（1）9、雙積分ADC具有抗干擾能力強、穩定性好，但轉換速度慢的特點。（0）10、單穩態觸發器的分辨時間Td，由外加觸發脈沖決定。1．若將一個JK觸發器變成一位二進制計數器，則（4）。（1）J=K=0（2）J=0、K=1（3）J=1、K=0（4）J=K=12．有一組合邏輯電路，包含7個輸入變量，7個輸出函數，用一個PROM實現時應采用的規格是（3）。(1)648(2)2564(3)2568(4)102483．在異步六進制加法計數器中，若輸入CP脈沖的頻率為36kHz，則進位輸出CO的頻率為（3）。（1）18kHz（2）9kHz（3）6kHz（4）4kHz4．要構成容量為1K×8的RAM，需要（2）片容量為256×4的RAM。（1）4（2）8（3）16（4）325．若某模擬輸入信號含有200Hz、600Hz、1KHz、3KHz等頻率的信號，則該ADC電路的采樣頻率應大于等于（4）。（1）400Hz（2）1.2KHz（3）2KHz（4）6KHz6．N個觸發器可以構成能寄存（2）位二進制數碼的寄存器。(1)N-1(2)N(3)N+1(4)2N7．時鐘為1MHz的移位寄存器，串行輸入數據經8us后到達串行輸出端，則該寄存器的位數為（2）。（1）3（2）4（3）5（4）68．若接通電源后能自動產生周期性的矩形脈沖信號，則可選擇（3）。（1）施密特觸發器2）單穩態觸發器（3）多諧振蕩器（4）T’觸發器9．一個四位二進制加法計數器的起始值為0110，經過30個時鐘脈沖作用之后的值為（1）。（1）0100（2）0101（3）0110（4）011110．正邏輯的“0”表示（4）。（1）0V（2）+5V（3）高電平（4）低電平填空題（每空1分，共20分）：1．石英晶體多諧振蕩器的振蕩頻率為：石英晶體的固有諧振頻率2．（46）10=（101110）2=（2E）16=（1000110）8421BCD碼3．圖（1）為8線-3線優先編碼器，優先權最高的是I7’，當同時輸入、時，輸出=010。4．用CMOS門電路驅動TTL門電路必須考慮電流是否匹配問題。5．一個雙輸入端的TTL與非門和一個雙輸入端的CMOS與非門，它們的輸入端均是一端接高電平，另一端通過一個10k的電阻接地，則TTL與非門輸出為低電平，CMOS與非門輸出為高電平。6．（+35）10的反碼為00100011；（-35）10的補碼為11011101。（用8位二進制表示）7．Y=：在B=C=0條件下，可能存在1型冒險。10．已知施密特觸發器的電壓傳輸特性曲線如圖（2）所示：圖（1）圖（2）則該施密特觸發器的UT+=6V、UT-=2V、ΔUT=4V；是反相（同相還是反相）施密特觸發器。判斷題（對的打√，錯的打×；每小題1分，共10分）：（1）1、普通的邏輯門電路的輸出端不可以并聯在一起，否則可能會損壞器件。（0）2、單穩態觸發器的輸出脈寬是指暫穩態的持續時間，它由外加觸發脈沖決定。（0）3、門電路的噪聲容限越小，抗干擾能力越強。（0）4、共陰接法發光二極管數碼顯示器需選用有效輸出為低電平的七段顯示譯碼器來驅動。（1）5、雙積分ADC具有抗干擾能力強、穩定性好，但轉換速度慢的特點。（0）6、尋址容量為8K×4的RAM需要10根地址線。（1）7、格雷碼具有任何相鄰碼只有一位碼元不同的特性。（1）8、轉換精度和轉換速度是衡量ADC和DAC性能優劣的主要標志。（1）9、若逐次逼近型ADC的輸出為8位，設時鐘脈沖頻率為1MHz，則完成一次轉換操作需要10us。（0）10、存放CMOS電路的容器可以是任意材料制成的。1．組合邏輯電路輸入端信號同時向相反方向變化時，其輸出端（2）。（1）一定輸出尖峰脈沖（2）有可能輸出尖峰脈沖（3）尖峰脈沖不可以控制（4）都不是2．三極管作為開關使用時主要工作在（4）。（1）飽和區、放大區（2）擊穿區、截止區（3）放大區、擊穿區（4）飽和區、截止區3．某ADC電路的全量程為10V，為了獲得分辨率為10mV，則該電路的輸入數字量至少為（4）位。（1）7（2）8（3）9（4）104．利用PAL產生一組有4個輸入變量，3個輸出的組合邏輯函數，每個函數所包含與項的最大數是6個，則所選PAL的輸入端數，與項數，以及輸出端數是（3）。（1）8，18，3（2）4，18，3（3）4，6，3（4）8，6，35.組合邏輯電路與時序邏輯電路的主要區別是1。（1）任意時刻的輸出信號與前一時刻的電路狀態是否有關（2）是否包含門電路（3）輸入與輸出信號的個數（4）包含門電路的數量6．要構成容量為4K×8的RAM，需要3片容量為1K×2的RAM。（1）4（2）8（3）16（4）327．若輸入CP脈沖的頻率為10kHz，通過某計數器后輸出信號的頻率為1kHz；則該計數器的模為（3）。（1）4（2）8（3）10（4）128.邏輯函數F(A,B,C)=B+A’C的最小項之和標準表達式為（1）。（1）F=∑(1,2,3,6,7)（2）F=∑(1,2,4,6,7)（3）F=∑(1,2,5,6,7)（4）F=∑(1,2,4,5,7)9．時鐘為1MHz的移位寄存器，串行輸入數據經8us后到達并行輸出端，則該寄存器的位數為（3）。（1）4（2）6（3）8（4）1010．當T觸發器T=1時,觸發器具有2功能。（1）保持（2）計數（3）禁止（4）預置位一、填空題（每空1分，共10分）1、（1011.101）2=（11.625）10=（BA）16。2、已知函數，則F的與非-與非表達式為（），與或非表達式為（）。4、OC門工作時的條件是（外接電源和上拉電阻）。5、對于JK觸發器，若，則可構成（T）觸發器；若，則可構成（D）觸發器。二、選擇題（每題2分，共30分）（1-10為單項選擇題）1、函數與（C）A、互為反函數B、互為對偶式C、相等D、以上都不對2、硅二極管導通和截止的條件是（C） A、VＤ＞0.7VVＤ＜0.5VB、VＤ＞0.5VＶＤ＜0.7VC、VＤ＞0.7VVＤ＜0.7VD、VＤ＞0.5VVＤ＜0.5V3、標準與或式是由（D）構成的邏輯表達式 A、最大項之和B、最小項之積C、最大項之積D、最小項之和4、為實現F=ABCD，下列電路接法正確的是（B）ABCD5、下列電路中屬于組合邏輯電路的是（C）A、觸發器B、計數器C、數據選擇器D、寄存器6、RS觸發器的約束條件是（A）A、RS=0B、R+S=1C、RS=1D、R+S=07、用觸發器設計一個17進制的計數器所需觸發器的數目是（D）A、2B、3C、4D、58、多諧振蕩器可產生的波形是（B）A、正弦波B、矩形脈沖C、三角波D、鋸齒波9、要構成容量為4Kx8的RAM，需容量為256x4的RAM（C）A、2個B、4個C、32個D、8個10、下來不屬于模數轉換步驟的是（C）A、采樣B、保持C、濾波D、編碼（11-15為多項選擇題）11、下列說法中不正確的是(BCD)A、已知邏輯函數A+B=AB，則A=BB、已知邏輯函數A+B=A+C，則B=CC、已知邏輯函數AB=AC，則B=CD、已知邏輯函數A+B=A，則B=112、以下代碼中為無權碼的是（BC）A、8421BCD碼B、余三碼C、格雷碼D、5421碼13、TTL與非門的輸入端懸空時相當于輸入為（AC）A、邏輯1B、邏輯0C、高電平D、低電平14、D/A轉換器主要的技術指標有（ABD）A、分辨率B、轉換誤差C、轉換精度D、轉換速度15、存儲器的擴展方式有（AB）A、位擴展B、字擴展C、字節擴展D、雙字擴展一、填空題（每空1分，共10分）1、（12.7）10=（1100.1011）2（小數點后面取4位有效數字）=（C.B）162、如圖所示的可編程邏輯陣列電路中，Y1=（），Y2=（）。TS門輸出的三種狀態為高電平，低電平，高阻態4、對于JK觸發器，若，則構成（D）觸發器，若=1，則構成（T’）觸發器。5、若ROM具有10條地址線和8條數據線，則存儲容量為（8K）位，可以存儲（1024）字節。二、選擇題（每題2分，共30分）（1-10為單項選擇題）1、對TTL門電路，如果輸入端懸空則其等效為（A）A、邏輯1B、邏輯0C、接地D、任意選擇2、n個變量可以構成（C）個最小項 A、nB、2nC、2nD、2n＋１3、8位DAC轉換器，設轉換系數k=0.05,數字01000001轉換后的電壓值為（B）V。A、0.05B、3.25C、6.45D、0.44、標準與或式是由（D）構成的邏輯表達式A、最大項之和B、最小項之積C、最大項之積D、最小項之和5、邏輯函數F(A,B,C)=∑m(1,2,3,6);G(A,B,C)=∑m(0,2,3,4,5,7)則F和G相“與”的結果是（A）。A、m2+m3B、1C、D、A+B6、下列電路中屬于組合邏輯電路的是（C） A、觸發器B、計數器C、數據選擇器D、寄存器7、RS觸發器的約束條件是（A） A、RS=0B、R+S=1C、RS=1D、R+S=08、要構成容量為4Kx8的RAM，需容量為256x4的RAM（C）A、2個B、4個C、32個D、8個9、四位的移位寄存器,現態為0111,經右移一位后其次態為（A）A.0011或者1011B.1111或者1110C.1011或者1110D.0011或者111110、5個觸發器構成的計數器最大的計數值為（C）A、5B、10C、32D、25（11-15為多項選擇題）11、已知，下列結果正確的是（AC）A、B、C、D、12、欲使JK觸發器按Qn+1=Qn工作，可使JK觸發器的輸入端為以下哪幾種情況？（ABD）A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=013、關于PROM和PAL的結構，以下敘述正確的是（AD）A、PROM的與陣列固定，不可編程B、PROM與陣列、或陣列均不可編程C、PAL與陣列、或陣列均可編程D、PAL的與陣列可編程14、下列屬于模數轉換步驟的是（ACD）A、采樣B、濾波C、保持D、量化15、D/A轉換的主要技術指標有（ACD）A、分辨率B、轉換精度C、轉換誤差D、轉換速度填空（每空1分，共15分）：2．十進制數-14的反碼為10001；補碼為10010。3．數字電路中，存在回差電壓的電路是施密特觸發電路。5．有一編碼器其輸入端是8個，則其輸出端為3。6．一個8位數的D/A它的分辨率是1∕(28-1)。7．寫出下列觸發器特性方程：SR觸發器Q﹡=S+R′Q，SR=0（約束條件）；JK觸發器Q﹡=JQ′+K′Q。8．三個JK觸發器構成計數器，其最多有效狀態為8個；若要組成十進制計數器，則需要4個觸發器，它的無效狀態有6個。二、判斷題：（每小題1分，共10分）（0）1、OC門和三態門均可實現“線與”功能。（1）2、余3碼=8421BCD碼+0011。（0）3、時序電路和組合電路都具有記憶性。（1）4、一個模為2n的計數器也是一個2n進制的分頻器。（0）5、最基本的數字邏輯關系是與非和或非。（0）6、計數器和數字比較器同屬于時序邏輯電路。（1）7、移位寄存器必須是同步的時序邏輯電路。（1）8、由N個觸發器組成的寄存器只能寄存N個數碼。（0）9、TTL反相器輸入端懸空時，輸出端為高電平。（0）10、RAM是只讀存儲器的簡稱。三、單選題（（每小題1分，共10分）：可編程陣列邏輯PAL，其與邏輯陣列是（A），或邏輯陣列是（B）。（A）可編程；（B）固定；（C）不確定。2．下列所示觸發器中屬下降沿觸發的是（B）。（A）（B）（C）3．如右圖所示CMOS電路，其邏輯功能是（C)。（A）CMOS異或門；（B）CMOS與非門；（C）CMOS或非門。4．十六路數據選擇器應有(B)選擇控制端。（A）2；（B）4；（C）6；（D）8。5．如右圖真值表，B、C為輸入變量，則輸入與輸出變量是（A）。BCF001101011001（A）同或門；（B）異或門；（C）或非門。6．在邏輯代數式F=A⊕B中，若B=1，則F=（C）。（A）F=0；（B）F=A；（C）F=A＇。7．如右圖電路完成的是（C）功能。（A）計數器；（B）左移移位寄存器；（C）右移移位寄存器。8．有一計數器，其狀態轉換圖如下所示，則該計數器（B）。（A）能自啟動；（B）不能自啟動；（C）不好判斷。9．如右圖所示電路其輸出F=（C）。（A）（AB）＇+（CD）＇；（B）（A+B）（C+D）；（C）（AB+CD）＇。10．在A/D轉換過程中，應包含的步驟是（A）。（A）采樣、量化、編碼；（B）保持、編碼、譯碼；（C）采樣、保持、譯碼。一、填空（每空1分，共15分）：2．十進制數-13反碼為10010；補碼為10011。5．A/D轉換過程要經過采樣、保持、量化和編碼四個步驟完成。6．三個D觸發器構成計數器，最多有效狀態為8；若要成十進制計數器，則需要4個觸發器，它的無效狀態有6個。二、判斷題：（每小題1分，共10分）（0）1．PAL邏輯器件的與陣列和或陣列均可編程。（0）2．8421BCD碼=余3碼－1100。（1）3．TTL反相器輸入端懸空時，輸入端相當于接高電平。（1）4．一個模十的計數器也是一個十分頻器。（0）5．OD門和三態門均可實現“線與”功能。（0）6．計數器和數字比較器同屬于時序邏輯電路。（1）7．數碼寄存器必須是同步的時序邏輯電路。（0）8．將N個觸發器可構成N進制的扭環形計數器。（0）9．N進制編碼器的輸入與輸出端數目滿足n—2n關系。（1）10．ROM是只讀存儲器的簡稱。三、選擇題：（每小題1分，共10分）1．可編程邏輯陣列PLA中，PLA的與陣列是（A），或陣列是（A）。（A）可編程