嵌入式系統原理與設計第一章嵌入式系統設計基礎第1章0102030405嵌入式系統概述計算機系統的組成計算機系統中的數據表示計算機系統的性能嵌入式處理器/01嵌入式系統概述嵌入式系統的定義嵌入式系統是嵌入式計算機系統的簡稱，是一種“完全嵌入受控器件內部，為特定應用而設計的專用計算機系統”。根據IEEE（國際電氣和電子工程師協會）的定義：嵌入式系統是“用于控制、監視或者輔助操作機器和設備的裝置”。廣義來說，嵌入式系統是指以應用為中心，以計算機技術為基礎，并且軟硬件可裁剪，適用于應用系統對功能、可靠性、成本、體積、功耗有嚴格要求的專用計算機系統。嵌入式系統的特點·嵌入性：嵌入到對象體系中，有對象環境要求·專用性：軟、硬件按對象要求裁減·計算機：實現對象的智能化功能簡單來說，就是嵌入到對象中的專用計算機系統三要素：嵌入、專用、計算機嵌入式系統的特點:由三要素引出嵌入式系統的特點·生命周期長：更新、換代也是和實際產品一同進行·軟件固化：軟件固化在非易失性存儲介質中·有實時性要求：在規定的時限內做出正確的反應除了上述核心特點外，嵌入式系統還有以下特點嵌入式系統的發展趨勢www.islide.cc7·智能化：具有一定的智能處理能力·網絡化：能夠連上Internet網絡，通過網絡開展應用·人性化：擁有更好的用戶使用感受或人機接口嵌入式系統與通用計算機系統的比較www.islide.cc81.應用為中心2.資源受限3.面向應用優化4.百花齊放5.更新換代慢1.性能為中心2.海量資源3.應用未知4.Intel、AMD獨大5.更新換代快總結：嵌入式系統是應用驅動技術進步，通用系統是性能推動技術進步。嵌入式系統通用系統/02計算機系統的組成硬件系統-抽象模塊馮·諾依曼將計算機的硬件系統·控制器·運算器·輸入設備·輸出設備·存儲器硬件系統-實際設備www.islide.cc11CPU（中央處理單元）主板：集運算器和控制器于一體內存（主存）：內存儲器（DDR4SDRAM）硬盤（外存、輔存）：外存儲器（磁介質機械硬盤，SSD）顯示器（液晶屏）：輸出設備鍵盤、鼠標（按鍵）：輸入設備軟件系統僅僅有硬件系統，計算機仍然是無法工作的，就像我們需要大腦指揮四肢進行一系列動作，才能完成工作。軟件系統就像是整個計算機系統的“大腦”。軟件系統按其功能分為系統軟件和應用軟件兩大類·應用軟件：是為滿足用戶不同領域、不同問題的應用需求而開發的軟件。·系統軟件：為實現計算機系統的管理、調度、監視和服務等功能而開發的軟件。計算機程序www.islide.cc13高級語言：C、Java、Matlab匯編語言：指令助記符表示機器語言：二進制代碼高級語言可以跨平臺，匯編語言與機器語言是針對具體硬件平臺軟硬件系統關系硬件是計算機系統的物質基礎，軟件是在硬件的基礎上為有效地使用計算機而配置。沒有硬件對軟件的支持，軟件的功能就無從談起；同樣，沒有軟件計算機將無法正常運行，也就不能發揮其作用。因此，硬件和軟件是相輔相成、不可分割的整體。嵌入式系統設計相關就業崗位www.islide.cc15架構設計工程師硬件設計工程師軟件設計工程師（應用、驅動、系統等）測試工程師產品工程師……需求最大的就是軟件設計工程師/03計算機系統中的數據表示數的r進制表示

計算機中常用的記數制二進制：只有0和1兩個數碼，其記數特點及進位原則為“逢二進一”。八進制：共有0~7八個數碼，其記數特點及進位原則為“逢八進一”。十六進：共有0~9、A、B、C、D、E、F十六個數碼，其記數特點及進位原則為“逢十六進一”。原碼、反碼、補碼原碼，反碼，補碼在計算機中運用最多的數字表示形式。原碼：是機器數中最簡單的一種表示形式，采用1位符號位+n位數值位的形式。符號位為0表示正數，為1表示負數，數值位即真值的絕對值。若整數X用n+1位二進制表示，可以表示為：原碼、反碼、補碼反碼：通常用來由原碼求補碼或者由補碼求原碼的中間過渡。二進制整數反碼的定義為：補碼：二進制整數補碼的定義為：例：X=±35的原碼、反碼和補碼（8位表示）www.islide.cc21浮點數的表示

F=M×rE式中M為尾數(可正可負)，E為階碼(可正可負)，r是基數(或基值)。在計算機中，基數可取2、4、8或16等。浮點數的表示IEEE754規定了單精度和雙精度兩種基本的浮點格式，以及雙精度擴展等多種浮點格式。參數單精度浮點數雙精度浮點數雙精度擴展浮點數浮點數長度(bit)326480尾數長度(bit)235264符號位s111指數E的長度(bit)81115最大指數Emax+127+1023+16383最小指數E-min-126-1022-16382指數偏移量+127+1023+16383可表示的實數范圍10-38~10+3810-308~10+30810-4932~10+4932IEEE754標準表示形式如下：S為該浮點數的符號位，當S為0時表示為正數，S為1時為負數。E為指數的階碼，用移碼表示。

為尾數，共P位，用原碼表示。非數值數據的編碼ASCII碼：目前國際上普遍采用的信息交換標準碼是ASCII碼(美國國家信息交換標準碼)，它包括10個十進制數碼，26個英文字母的大小寫和一定數量的專用符號、控制命令等總共約128個元素。因此，用二進制編碼表示只需要7位。若加上一個奇(偶)校驗位，共8位，剛好可用一個字節表示。漢字編碼：為了使漢字信息交換有一個通用的標準，1981年我國制定推行的GB2312-80國家標準。GB2312-80國標字符集構成一個二維平面，分成94行和94列，并將行號稱為區號，將列號稱為位號。因此，在此字符集中的每一個漢字或符號對應唯一的一個區號和位號。非數值數據的編碼漢字編碼碼表示例/04計算機系統的性能性能量化指標直觀來說，人們在衡量計算機的性能時，更多的考慮的是計算機運行速度的快與慢。因此，計算機的性能與完成一個任務所需要的時間直接相關。計算機的性能與其完成任務的時間成反比。因此，計算機的性能一般用下面公式來衡量：為方便對計算機的性能進行評價，有時也用計算機每秒能執行的百萬條指令（MillionInstructionsPerSecond，MIPS）數量來衡量。性能預測的摩爾定律集成電路芯片的集成度每18個月翻一番，即集成電路單位面積的晶圓上可容納的晶體管的數量約每隔18個月便會增加一倍，芯片的性能也將提升一倍。換言之，每一美元所能買到的電腦性能，將每隔18個月翻一倍。摩爾定律非物理定律，僅是一個技術發展趨勢預測。它正在走向失效，但何時失效也說不清楚。性能改進的Amdahl定律Amdahl定律是20世紀60年代由Amdahl提出，其內容為：系統中對某一部件采用更快執行方式所能獲得的系統性能改進程度，取決于這種執行方式被使用的頻率，或所占總執行時間的比例。系統性能加速比計算式如下：性能改進的Amdahl定律加速比依賴于兩個因素：可改進比例：在改進前的系統中，可改進部分的執行時間在總的執行時間中所占的比例稱為可改進比例。部件加速比：改進前所需的執行時間與改進后執行時間的比。改進后系統的總執行時間可以表示為不可改進部分的執行時間與可改進部分改進后的執行時間的和。進一步，改進后系統的總執行時間可以表示為：性能改進的Amdahl定律根據上式，可以得到系統的性能加速比為：Amdahl定律揭示了計算機系統性能改進的兩種局限。（1）部分性能改進的遞減局限。即如果僅僅對計算機系統的一部分做性能改進，則改進得越多，所得到的總體性能的提升就越有限。（2）對計算機系統進行部分性能改進，系統加速比存在極限，極限為1/(1-可改進比例)。結論：統的性能改進是受系統中不可改進部分的比例所限制的。例：

Amdahl的使用www.islide.cc32若計算機系統有三個部件a、b、c可改進，它們的部件加速比分別為rea=30，reb=30，rec=20。他們在總執行時間中所占的比例分別是30%、30%、20%。試計算這三個部件同時改進后的系統加速比。多個部件同時可改進的情況下，Amdahl定律可表示為：上述公式里面fe代表可改進比例，re代表可改進部分的部件加速比。將已知的可改進比例和部件加速比代入上式，可得：/04嵌入式處理器嵌入式系統的分類單片機（SCM）數字信號處理器（DSP）片上系統（SOC）與SOPC微處理器（MPU）單片機（SingleChipMicrocomputer，SCM）單片機芯片內部集成ROM/EPROM、RAM、總線邏輯、定時/計數器、看門狗、I/O、串行口、脈寬調制輸出、A/D、D/A、Flash、EEPROM等各種必要功能和外設。單片機（SingleChipMicrocomputer，SCM），顧名思義，就是將整個計算機系統集成到一塊芯片中的單片計算機。一般用于系統的控制，故又稱微控制器（MicroControlUnit，EMCU）單片機（SingleChipMicrocomputer，SCM）按照數據處理的寬度，MCU可以分為4位、8位、16位甚至32位的單片機。一般數據處理寬度越低，其數據處理能力越弱，越只能進行簡單的系統控制。由于SCM主要定位于系統控制和簡單的數據處理，其計算速度慢，處理能力不強，一般在幾個MIPS左右。因此SCM一般適用于運算速度要求不高的控制端，這也是其被稱為MCU的原因。51系列、PIC系列、AVR系列、MSP430系列、STM32系列等。目前，單片機芯片可以做到自主可控（兆易創新）。中國MCU市場www.islide.cc37微處理器（MicroProcessorUnit，MPU)支持操作系統和實時任務調度MPU嵌入式微處理器最早由通用計算機中的CPU演變而來的，用于復雜的嵌入式系統開發中，如智能手機、車載主機系統等。典型代表為ARMCortex-A系列處理器數字信號處理器（DigitalSignalProcessor，DSP）DSP處理器是專門用于信號處理方面的處理器，其在系統結構和指令算法方面進行了特殊設計，在數字濾波、FFT、頻譜分析等各種儀器上DSP獲得了大規模的應用。DSP是運算密集處理器，一般用在快速執行算法，做控制比較困難。為了追求高執行效率，不適合運行操作系統，核心代碼使用匯編。片上系統（System-on-Chip，SoC）SOC是集成電路（IntegratedCircuit，IC）設計的發展趨勢。采用SoC設計技術，可以大幅度地提高系統的可靠性，減少系統的面積和功耗，降低系統成本，極大地提高系統的性能價格比。SoC芯片已經成為提高移動通信、網絡、信息家電、高速計算、多媒體應用及軍用電子系統性能的核心器件。SOPC：FPGA隨著技術的發展，對SoC芯片的擴展性需求逐漸上升，一塊SoC芯片通過編程可實現不同的功能，增加SoC芯片的應用范圍。例如，用可編程邏輯技術把整個系統放到一塊硅片上稱作可編程片上系統（System-on-Programmable-Chip，SoPC）。現場可編程門陣列（Field-ProgrammableGateArray，FPGA）是具有代表性SoPC系統芯片。利用FPGA內部集成MPU軟核+專用電路構成面向應用的處理器芯片。華為麒麟手機芯片自研之路2004年，成立海思半導體公司2009年，K3V1，首款手機芯片，2012年：K3V2，40nm制程工藝打造，是全球最小的四核ARMA9架構CPU，集成GPU。發熱嚴重。2014年：麒麟910和麒麟920。910基于28nm工藝制程打造，首次集成華為自研巴龍710基帶。920升級到8核，還集成了音頻芯片、視頻芯片、集成自研第一款LTECat.6的巴龍720基帶。920獲得市場認可，打響了麒麟品牌。2015年：麒麟930和麒麟950。CPU采用A53架構，最高主頻可達2.0GHz，GPU為Mali-T628MP4。麒麟950采用臺積電16nm制程和A72架構，GPU為Mali-T880MP4。第1章嵌入式系統設計基礎42華為麒麟手機芯片自研之路2016年：麒麟960。基于16nm制程打造，華為Mate9系列首發。CPU首次配備了A73核心，小核心為A53，組成四大四小的8核組合，GPU為MaliG71MP8。麒麟960的圖形處理性能提升了180%，GPU能效提升了20%，補齊了麒麟芯片GPU性能大幅落后于高通的這塊短板2017年：麒麟970。首款10nm工藝芯片—麒麟970，四核A73+四核A53架構，主頻2.4+1.8GHz。麒麟970還有專門的AI硬件處理單元—NPU（NeuralNetworkProcessingUnit，神經網絡處理單元），以支持AI。2018年：麒麟980。使用臺積電的第一代7nm工藝制程，4*A76+4*A55的八核心設計，最高主頻可達2.6GHz。GPU是Mali-G76MP10，搭載寒武紀1M的人工智能NPU，繼續保持在AI性能上的領先。第1章嵌入式系統設計基礎43華為麒麟手機芯片自研之路2019年：麒麟990。2019年是5G手機元年，國內開始了從4G網絡向5G網絡的過渡期。2019年9月6日，華為同時發布了麒麟990和麒麟9905G兩款芯片，麒麟990也是華為最后一款4G旗艦芯片。麒麟9905G采用了更先進的7nmEUV工藝，且集成了巴龍50005G基帶，CPU為2+2+4架構，兩顆2.86GHz的A76大核，兩顆2.36GHz的A76中核，以及四顆1.95GHz的A55小核組合。2020年5月15日后，臺積電不能代工華為最新麒麟芯片，華為受打壓正式開始，到現在也沒有結束。2020年：Mate40搭載麒麟9000，采用ARM的Cortex-A78CPU和Cortex-G78GPU架構，CPU方面對比上代A77，單核性能提高20%，功耗降低50%。臺積電5nm工藝制造。到目前為止，麒麟9000賣一塊少一塊，臺積電無法再生產。第1章嵌入式系統設計基礎44嵌入式系統原理與設計第2章CPU組成與流水線設計第2章01020304CPU組成CPU性能量化流水線技術流水線相關及解決方案05ARM流水線舉例/01CPU組成CPU的基本結構CPU包含控制器和運算器控制器是命令發布的決策機構和源頭，協調和指揮整個計算機系統的操作運算器是數據處理部件，接受控制器的命令而進行算數運算和邏輯運算CPU的主要寄存器程序計數器PC：指向要執行的下一條指令的地址指令寄存器IR：用來保存當前正在執行的指令編碼數據緩沖寄存器DR：用來暫時存放數據數據地址寄存器AR：用來保存當前CPU所訪問的數據存儲器單元的地址通用寄存器GR：暫存運算器需要的源操作數和結果操作數狀態字寄存器PSW：用來保存處理器的運行狀態CPU的基本功能指令控制：指令控制是指指令執行的次序操作控制：指令執行時確保執行部件按照指令的要求完成指令執行。時間控制：指令執行時確保指令各個操作及整個執行過程在規定時限內完成。數據處理：CPU完成數據的算術或邏輯運算，有時也稱為數據加工。/02CPU性能量化CPU性能公式時鐘周期時間（ClockCycleTime，CCT）程序執行所需要的指令數（InstructionCount，IC）每條指令執行需要的時鐘周期數（CPI，CyclesPerInstruction）CPU時間=IC×CPI×CCTCPU性能公式【例2-1】比較下面兩種CPU執行某程序的性能優劣。假設CPU1執行該程序需要5百萬條指令，指令的平均CPI為1.2，時鐘頻率為1GHz；CPU2執行該程序需要3百萬條指令，指令的平均CPI為3.0，時鐘頻率為0.5GHz。根據CPU性能公式2-1，可以知道兩種CPU的程序執行時間如下：CPU1的時間T1=5×106×1.2×10-9=6ms；CPU2的時間T2=3×106×3.0×2×10-9=18ms；因為T2>T1，故CPU1的性能更好。CPU性能公式【例2-2】比較下面兩種浮動指令優化方案的性能優劣。假設某CPU的浮點指令的使用頻率為0.2，浮點指令的平均CPI為10；其它指令的使用頻率為0.8，其它指令的平均CPI為1.2。方案1：把所有浮點指令的平均CPI降到8；方案2：把浮點指令FSQRT的CPI降到2，其中FSQRT占浮點指令使用頻率的0.2。CPU性能公式在知道每類指令的使用頻率和CPI后，式2-1可以改寫為：根據題意，兩種方案在改進過程中，指令集未發生變化，則完成任務所需要的指令數IC不會發生變化；同時，也沒有提到時鐘頻率發生變化，即CCT也不會變化。因此，根據CPU性能公式2-2，可以計算兩種改進方案的CPU時間，如下：方案1的時間T1=(0.2×IC×8+0.8×IC×1.2)×CCT=11.2×IC×CCT；方案2的時間T2=(0.2×0.2×IC×2+0.8×0.2×IC×10+0.8×IC×1.2)×CCT

=11.28×IC×CCT。因為T2>T1，故方案1的性能更好。CPU性能公式的暗示CCT主要取決于芯片加工工藝及CPU硬件結構，CPI主要取決于CPU硬件結構及指令集架構（ISA），IC則主要取決于ISA和編譯技術【例2-3】比較表2-1所示的基于RISC和CISC的CPU性能優劣。表2-1RISC和CISC的運算速度CPU性能公式的暗示取表2-1數據的均值，根據公式2-1，可以計算得到RISC和CISC的CPU性能如下（設完成相同任務需要CISCCPU需要的指令數為IC）：CISC的CPU性能=IC×8.5×19=161.5×ICnsRISC的CPU性能=1.35×IC×1.25*6=10.125×ICnsRISC相對CISC的性能加速比=161.5×IC/(10.125×IC)≈16倍。可見，RISCCPU的性能遠高于CISCCPU的性能。實際上，由表2-1數據可以看出，完成相同的任務，CISC需要的IC少于RISC，這是CISC的優勢，但在CPI和CCT上，CISC都處于劣勢。尤其是平均CPI，如果都取均值，CISC的CPI為8.5，RISC的CPI為1.25，RISC領先6.8倍。/03流水線技術流水線概念【例2-4】假設某產品的生產需要4道工序，該產品生產車間以前只有1個工人，只有1套生產該產品的機器。該工人工作8小時，可以生產120件產品（即每4分鐘生產1件）。現車間主任希望將該產品的日產量提高到480件，那么他如何能夠實現其目標呢？方案一：再聘請3名工人，同時再購買3套生產該產品的機器。讓4名工人同時工作8小時，可以達到期望的日產量目標。可以看到，這種方案簡單直接，但需要付出購買3套機器和聘請3名工人的成本。流水線概念方案二：產品生產采用流水線生產方式，將原來的機器按照4道工序重新進行改造組合，將4道生產工序分離開來，使得每道工序的生產時間一樣，均為1分鐘。同時車間再聘請3名工人，讓每個工人負責該產品生產的一道工序，每完成一道工序，就將半成品傳給下一道工序的工人，直至生產出完整的產品。采用此種方案后，在不需要購買新設備，僅聘請3名工人，也能達到將日產量提高到480件的目標。流水線概念【例2-5】假設指令流水執行時需要3個階段，第1個階段是取指令IF，第2個階段是解析指令ID，第3階段是執行指令EX，這三個階段分別需要的時間是t1,t2和t3秒；如果不采用流水，則需要的時間是t1+t2+t3秒。求采用流水線技術和不采用流水線技術的指令吞吐率。方案1：不采用流水。由于每執行一條指令需要t1+t2+t3秒，則指令吞吐率為1/(t1+t2+t3)。流水線概念方案2：流水執行。完成快的部件必須等完成慢的部件，因此，時鐘周期應該為t1,t2和t3中最大的一個，則指令吞吐率為1/max(t1,t2,t3)。考慮一種理想情況，這三個時間相等，此時的吞吐率為3/(t1+t2+t3)，為方案1的3倍。流水線分類1、單功能流水線和多功能流水線流水線分類2、靜態流水線和動態流水線流水線性能分析1.吞吐率吞吐率是衡量流水線性能的重要指標，它是指單位時間內流水線所完成的任務數，即流水線單位時間內能輸出的結果。

式中，n表示任務數，Tp表示流水執行n個任務所用的時間。當流水線在連續流動達到穩定以后所得到的吞吐率稱為最大吞吐率。流水線性能分析假設流水線各功能段執行時間Δt都相等，總共有k個功能段（這里取k=4）流水線性能分析如圖（a）所示的4段流水線中，其時空圖如圖（b）所示。流水線性能分析如圖（a）所示的4段流水線中，其時空圖如圖（b）所示。流水線性能分析(1)將瓶頸功能段繼續細分 從式中可以看出，最大吞吐率與實際吞吐率是由執行時間最長的那個流水決定。因此，最長流水段就成了整個流水線的瓶頸。圖中除了流水線中的瓶頸功能段一直處于忙碌狀態外，其他功能段有2/3的時間是空閑的，造成資源浪費。流水線性能分析(2)將瓶頸功能段資源重復

流水線性能分析2.加速比流水線的加速比是指完成一批任務，不使用流水線所用的時間與使用流水線的時間之比。若不使用流水線，即順序執行所用的時間為Ts，使用流水線的執行時間為Tp，則流水線的加速比為： 流水線性能分析如果流水線各段執行時間都相等，則一條k段流水線，連續完成n個任務所需的時間為等效的非流水線上所需的時間為當n>>k時，，即當流水線的各功能段時間相等時，其最大加速比等于流水線的段數。流水線性能分析3.效率流水線效率是指流水線的各功能段部件的利用率。如果各段執行時間相等，則

流水線性能分析【例2-6】一個單功能流水線，每段執行時間都相等為Δt，輸入任務不連續的情況下，計算一條4段浮點加法器求8個浮點數和的流水線的吞吐率、加速比和效率。解：改寫式子為：流水線性能分析/04流水線相關及解決方案流水線相關及解決方案◆結構相關

當硬件資源滿足不了同時重疊執行的指令的要求，而發生資源沖突時，就發生了結構相關。◆數據相關

當一條指令需要用到前面某條指令的結果，從而不能重疊執行時，就發生了數據相關。◆控制相關

當流水線遇到分支指令和其他能夠改變PC值的指令時，就會發生控制相關。結構相關采用5級指令流水線，IM、Reg、ALU和DM分別表示流水段中的功能部件取指階段IF（InstructionFetch），此階段訪問IM，讀取存儲在IM中的指令；譯碼階段ID（InstructionDecode），此階段對取得的指令進行譯碼，并根據譯碼結果讀取Reg數據；執行階段EX（Execute），此階段利用ALU執行指令或計算地址；訪存階段MEM（Memory），此階段訪問DM，讀取存儲在DM中的數據或將數據寫入到DM中；寫回階段WB（WriteBack），此階段將將計算結果寫回Reg。結構相關結構相關插入暫停，解決結構相關數據相關數據相關①寫后讀相關(ReadAfterWrite,RAW)。j的執行要用到i的計算結果，j可能在i寫入其計算結果之前就先行對保存該結果的寄存器進行讀操作②寫后寫相關(WriteAfterWrite,WAW)。j和i的目的寄存器一樣，但是當其在流水線中采用亂序執行時，j可